【正文】 教學(xué)反思于總結(jié)： 關(guān)于原理圖設(shè)計(jì)的一般步驟，學(xué)生只要有個(gè)大致的了解就可以了，這個(gè)過程會在以后的操作中逐漸的熟練起來。此時(shí)光標(biāo)變?yōu)槭譅?，進(jìn)入連線狀態(tài)。 Protel2020 是設(shè)計(jì) 者在繪制導(dǎo)線時(shí)，將在 T 字連線處自動產(chǎn)生結(jié)點(diǎn)，而在十字處不會自動產(chǎn)生結(jié)點(diǎn)，若設(shè)計(jì)者需要結(jié)點(diǎn)則必須由手工放置。還有就是網(wǎng)絡(luò)標(biāo)簽的放置位置不正確，沒有注意到紅色小叉的標(biāo)記，隨讓標(biāo)簽也是放置在了導(dǎo)線或者元件的附近，但是并未形成成功的連接。 繪制下列電路圖 ，完成對所學(xué)內(nèi)容的練習(xí) 100pC610NC7100pC5INC860PC247KR1633KR10R1117KR822KR91KR1756KR1812X1Q3QNPNQ2QNPNQ1QNPNQ5QPNP12JP1Header 2Q4QNPN 教學(xué)反思與總結(jié)： 本次課中，導(dǎo)線和網(wǎng)絡(luò)標(biāo)簽的使用在繪制原理圖的過程中是經(jīng)常使用的，尤其是連接導(dǎo)線，需要反復(fù)的練習(xí)才能夠熟練的掌握。如果沒有結(jié)點(diǎn)存在，則認(rèn)為該兩條導(dǎo)線在電氣上是不連通的。 打開任一原理圖電路，對所教授內(nèi)容進(jìn)行演示。熟練掌握這些命令的快捷鍵執(zhí)行方式。要求學(xué)生對于常用的文件類型的擴(kuò)展名，圖形符號有所了解。 打開文件 /創(chuàng)建 /PCB 文件，創(chuàng)建一個(gè) PCB 文件，并保存。 2) 重點(diǎn)介紹如何用狀態(tài)機(jī)設(shè)計(jì)控制器，確定狀態(tài)和狀態(tài)轉(zhuǎn)移條件，畫出狀態(tài)轉(zhuǎn)移圖，發(fā)現(xiàn)這是個(gè) Moore 狀態(tài)機(jī)。因此 Chang_State 進(jìn)程的實(shí)現(xiàn)與 Moore 機(jī)相同。當(dāng) S0 狀態(tài)輸入 0 時(shí)，仍然還在 S0 狀態(tài)，沒有進(jìn)行狀態(tài)轉(zhuǎn)移，因此也與這種自環(huán)與狀態(tài)轉(zhuǎn)移無關(guān)。時(shí)序邏輯電路的輸出不僅與當(dāng)前輸入有關(guān)，還與過去的一系列輸入有關(guān)。通過設(shè)計(jì)帶參數(shù)的分頻器，說明如何用 VHDL 語言設(shè)計(jì)和調(diào)用帶參數(shù)的元件。通過一個(gè)例子引用 2 分頻電路，來說明如何使用元件例化。 3) 通過實(shí)際演示時(shí)鐘 選擇器的設(shè)計(jì)過程，說明如何在 Quartus II 中實(shí)現(xiàn)系統(tǒng)層次化設(shè)計(jì)，主要包括 模塊劃分、元件設(shè)計(jì)文件的建立、元件符號的生成、元件調(diào)用、 LPM宏模塊的調(diào)用與參數(shù)配置、頂層電路原理圖的建立 。 教學(xué)過程： 課堂教學(xué)實(shí)施過程共分三步。 3) 給出 CASE 語句的格式，說明 CASE 語句使用要點(diǎn)。通過圖解說明時(shí)鐘 上升沿驅(qū)動進(jìn)程語句， 使學(xué)生較好的理解了進(jìn)程的時(shí)鐘和進(jìn)程是一種隱形的循環(huán)。 2) 掌握 VHDL 語言 的 順序語句 ，特別是 IF 語句 和 CASE 語句 ，理解 IF、 CASE語句 和選擇信號賦值語句、條件信號賦值語句的區(qū)別。給 元素 賦常數(shù)值，用 單 引號；給 矢量 賦常數(shù)值，用 雙 引號。邏輯運(yùn)算符重點(diǎn)說明其優(yōu)先級關(guān)系。 ”、選擇信號賦值語句、條件信號賦值語句。重點(diǎn)說明矢量賦值，通過舉例說明在矢量賦值要特別注意兩矢量之間的元素對應(yīng)關(guān)系。最后通過圖解歸納結(jié)構(gòu)體的格式，應(yīng)注意的地方。 以與非門的 VHDL 程序?yàn)槔f明實(shí)體聲明的語法，各項(xiàng)的意義。 2) 掌握 VHDL 語言 的語言要素，包括 VHDL 語言 的基本數(shù)據(jù)類型、數(shù)據(jù)對象和 VHDL 運(yùn)算符，理解信號和變量的區(qū)別。 1) 回顧上節(jié)課所講的 EDA 的主要內(nèi)容。同時(shí)這里又回顧復(fù)習(xí)了使用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的特點(diǎn)。 1) 介紹 EDA 技術(shù) 的涵義。在此基礎(chǔ)上說明 本課程的特點(diǎn)與學(xué)習(xí)方法。 4) 介紹 EDA 的工程設(shè)計(jì)流程 ，說明當(dāng)前 EDA 設(shè)計(jì)的特點(diǎn)，用軟件方式設(shè)計(jì)硬件，用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)開發(fā)軟件自動完成的，因此類似軟件編程，不需太多的低層硬件知識，使學(xué)生克服畏難情緒。 4) 在第三步詳細(xì)說明 EDA 的定義的基礎(chǔ)上，引出 EDA 技術(shù)的 4 個(gè)主要內(nèi)容：硬件描述語言：設(shè)計(jì)的主要表達(dá)手段；大規(guī)?？删幊踢壿嬈骷涸O(shè)計(jì)的載體；軟件開發(fā)工具：設(shè)計(jì)的工具；實(shí)驗(yàn)開發(fā)系統(tǒng)：下載工具及硬件驗(yàn)證工具。 2) 了解主流 EDA 工具 Quartus Ⅱ，掌握其安裝方法。演示安裝過程，在演示是重點(diǎn)提醒學(xué)生注意容易出錯(cuò)的幾個(gè)地方。 教學(xué)過程： 課堂教學(xué)實(shí)施過程共分三步。最后通過圖解歸納實(shí)體聲明的格式，容易出錯(cuò)的地方，并對初學(xué)者進(jìn)行相應(yīng)的建議：使用范例，在 Edit— Insert Template 中選擇范例。提醒學(xué)生注意使用標(biāo)準(zhǔn)邏輯位矢量時(shí)必須 注明數(shù)組中元素個(gè)數(shù)和排列方向，并舉例說明。最后介紹定義常量的語法格式。 1) 分別介紹 VHDL 的四種運(yùn)算符：算術(shù)運(yùn)算符、并置運(yùn)算符、關(guān)系運(yùn)算符、邏輯運(yùn)算符。 3) 介紹并行信號賦值語句：簡單信號賦值語句、選擇信號賦值語句、條件信號賦 值語句。提醒學(xué)生注意容易：在執(zhí)行 When … Else 語句時(shí)，賦值條件按書寫的先后順序逐項(xiàng)測試，一旦發(fā)現(xiàn)某一賦值條件得到滿足，即將相應(yīng)表達(dá)式的值賦給目標(biāo)信號，并不再測試下面的賦值條件。 教學(xué)方法： 圖解、舉例、總結(jié)。 2) 介紹順序語句，提醒學(xué)生注意進(jìn)程在激活的一瞬間就執(zhí)行完進(jìn)程中所有語句。 第六次課 內(nèi) 容： 層次化設(shè)計(jì)概念 、 在 Quartus II 中實(shí)現(xiàn)層次化設(shè)計(jì) 教學(xué)目的： 1) 理解層次化設(shè)計(jì)的優(yōu)點(diǎn)。加深對層次化設(shè)計(jì)的優(yōu)點(diǎn)的理解。 教學(xué)過程： 課堂教學(xué)實(shí)施過程共分四步。通過對該問題的解決，引出程序包：將數(shù)據(jù)類型、元件定義、子程序等收集到一個(gè)