微機接口第六章存儲器(存儲版)
【正文】 2. 存儲器芯片的選擇 (片選 ) CPU對存儲器操作時，先進行片選，再從選中芯片中根據(jù)地址譯碼選擇存儲單元進行數(shù)據(jù)的存取。 a. 譯碼電路復雜。 圖 全譯碼法 G2A G1 G2B Y6 74LS138 A16 a. 譯碼電路較復雜 。 (4) A0和 BHE(高 8位數(shù)據(jù)總線允許 )信號用來選擇存儲體。 存儲器的地址范圍為 : 04000H~07FFFH 全 0 ~ 全 1 1 0 0 3組 02022H~03FFFH 全 0 ~ 全 1 1 0 0 0 2組 00000H~01FFFH 全 0 ~ 全 1 0 0 0 0 1組 地址范圍 A12…… A1A0 A13 A14 A15 A16 A17 A18 A19 芯片 注：高位地址線 A1 A1 A17未使用表示取 0、 1均可，此處用 0代替，所以每塊芯片將同時有 23=8個重疊區(qū)。 A B C G2A G2B 74LS138 G1 Y0 Y1 amp。 74LS138譯碼器的輸入端 C， B， A分別連地址線 A16~A14， A0、 BHE用來作為偶體 /奇體存儲器的體選控制信號 。 (2) 奇數(shù)存儲體與 8086中 D8～ D15相連。 芯片 A19 ~ A15 A14~A12 A11 ~ A0 一個可用地址范圍 1 00 000 全 0~全 1 00000~00FFFH 2 00 001 全 0~全 1 01000~01FFFH 3 00 010 全 0~全 1 02022~02FFFH 4 00 011 全 0~全 1 03000~03FFFH 圖 部分譯碼 2732 (1) 2732 (4) 2732 (2) 2732 (3) CE CE CE CE Y0 Y1 Y2 Y3 G1 G2A G2B C B A M/IO A16 A17 A14 A13 A12 A11~A0 1. 8086存儲器組織 存儲器中 ， 任何兩相鄰的字節(jié)被定義為一個字 ，構(gòu)成字的兩個字節(jié)都有各自的字節(jié)地址 。CBA=000時， Y0有效， CBA=001時， Y1有效，依此類推。 圖 線選法 A19~A15因未參與對 2個 2764的片選控制，故 其值可以是 0或 1（用 x表示任?。?，這里，假定取為全 0，則得到了兩片 2764的地址范圍如圖中所示，顯然 2片 2764的重疊區(qū)各有 25=32個 。 一般指存儲器的 WE、 OE、 CS等與 CPU的 RD、 WR等相連 ， 不同的存儲器和 CPU連接時其使用的控制信號也不完全相同 。 所以 a. 小系統(tǒng)中 ， CPU與存儲器可直連 ， b. 大系統(tǒng)常加驅(qū)動器 , 在 8086系統(tǒng)中 ,常用 822 8227總線收發(fā)器實現(xiàn)驅(qū)動 。 (2) 經(jīng)濟的高密度 Intel的 1M位閃速存儲器的成本按每位計要比靜態(tài) RAM低一半以上。 2764結(jié)構(gòu)框圖 VCC PGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 2764 VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 封裝及引腳 2764封裝圖 ? A0～ A12 地址輸入， 213=8192=8K ? D0～ D7 雙向數(shù)據(jù)線 ? VPP 編程電壓輸入端 ? OE 輸出允許信號 ? CE 片選信號 ? PGM 編程脈沖輸入端，讀數(shù)據(jù) 時， PGM=1 操作方式 讀 輸出禁止 備用 (功率下降 ) 編程禁止 編程 Intel 編程 校驗 Intel 標識符 CE OE PGM A9 Vpp Vcc 輸出 L L H H L L L L L H X X H H L L H H X X L L H H X X X X X X X H Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vpp Vpp Vpp Vpp Vcc DOUT 高阻 高阻 高阻 DIN DIN DOUT 編碼 2764操作方式 2764中第 26腳為 NC， 若改為 A13， 則為27128芯片封裝圖 ， 27128是一塊 16K 8bit的 EPROM芯片 ， 其操作與 2764相同 。 (3) E2PROM電可擦除。 若準備寫入 1， 則向位線送高電平 ， 此時管子截止 ， 熔絲將被保留；若準備寫入 0， 則向位線送低電平 ， 此時管子導通 ， 控制電流使熔絲燒斷 ， 不可能再恢復 ， 故只能進行一次編程 。 10條地址信號線分成兩組，分別經(jīng)過 X和 Y譯碼，各產(chǎn)生 32條選擇線。 典型的動態(tài) RAM芯片 一種典型的 DRAM如 Intel 2164。 典型的靜態(tài) RAM芯片 不同的靜態(tài) RAM的內(nèi)部結(jié)構(gòu)基本相同 ， 只是在不同容量時其存儲體的矩陣排列結(jié)構(gòu)不同 。 指啟動一次存儲器操作到完成該操作所需的時間 tA。 Ap1 Ap2 A1 A0 N 取 1 譯 碼 器 基本存儲電路 p個輸入 M 位 位 線 D0 D1 DM－ 1 N根字線 N=2p 個地址 W0 W1 … … … … 選中的字線輸出 M位 Wn1 輸 出 緩 沖 放 大 器 圖 單譯碼尋址示意圖 (2) 雙譯碼方式 雙譯碼方式采用的是兩級譯碼電路。 AB 地 址
教學教案相關推薦
鄂ICP備17016276號-1