dfet數(shù)位電路ppt課件(存儲版)
【正文】 = VL。 當 則進入模糊區(qū)間，此時反相電路無法將輸入電壓正確反相，是實際應用時必須避免發(fā)生的情況。 12 數(shù)位反相器 延遲－功率乘積 (delaypower product)： 這個參數(shù)讓工程師能以客觀的方式，來比較不同電路在速度及功率兩方面合併考量下的優(yōu)劣。 當 Vi = 0V時， Qp導通且 Qn不導通， VDD經(jīng)由Qp向輸出端寄生電容 C充電。 假如反相器每秒鐘平均轉換次數(shù)為 f， 則轉換平均週期為： DDVCq ??f1T?24 CMOS反相器特性 平均在 T時間內(nèi)有 q = CVDD的電荷由電源流出，故電源的平均電流為： 所以平均功率損耗為： 單位時間內(nèi)轉換次數(shù)愈頻繁，則 CMOS反相器所消耗的功率愈高。在外接十個邏輯閘的情況下，請計算其傳輸延遲。 3. 其邏輯功能為： BAY ??34 CMOS邏輯電路 CMOS反及閘 (NAND gate) 1. 當 A = VH 且 B = VH 時， Y = VL。 2. 如左圖，將三個反相器串接並將第三個反相器的輸出端接回第一個反相器的輸入端，形成一個迴路。 2. 反相器作為比較器的缺點是其參考電壓固定 (Vref =VDD/2 )，所以使用上有時不太方便。 CMOS反相器 VTC /2VV DDi ?xb i asi vVV ??Vbias是 Vi的直流偏壓 vx是一個交流小信號 /2VV DDb i a s ?42 反相器的應用 由 CMOS反相器輸出端接一顆電阻 (RM)到輸入端，結果會使輸入端「自動產(chǎn)生」一個直流偏壓並且 ，是實用的放大電路。 3. 其邏輯功能為： AY?AABBAY ????_ _ 37 傳輸閘邏輯電路 利用傳輸閘邏輯來完成 EXOR的功能： B Y A B ABBAY ?????S1及 S2用類比開關來取代，結 果成為左圖的傳輸閘邏輯電路，結構顯然比之前用 CMOS反相器的組合簡單。 33 CMOS邏輯電路 CMOS反或閘 (NOR gate) VDD A B Y A B 1. 當 A = VH 或 B = VH 時， Y = VL。由於數(shù)位電路的工作頻率 f愈來愈高，欲降低 DP值必須降低 VDD，所以低電壓一直是 IC設計努力的方向。 23 CMOS反相器特性 動態(tài)功率損耗 ： VDD Qp Vo C Qn Vi 1. 當 Vi 由 VDD 變?yōu)?0V時， Qp導通而 Qn不導通，所以電源經(jīng)由 Qp向電容 C充電，直到 Vo = VDD為止。 16 天才設計 CMOS反相器 由 nchannel MOSFET及 pchannel MOSFET組合而成，兩者具有互補作用，故稱為Complementary MOS(CMOS)。 動態(tài)功率損耗 (dynamic power consumption)： 是指輸出端在高低電位轉換期間，電路所消耗的功率。 7 數(shù)位反相器 VIH 及 VIL定義為 VTC中斜率等於 –1所對應的兩個輸入電壓 。 ?當 Vi = VL， Vo = VH。 ILi VV ? IHi VV ?IHiIL VVV ??8 數(shù)位反相器 雜訊邊距 低電位雜訊邊距 (lowlevel noise margin)： 高電位雜訊邊距 (highlevel nois
教學課件相關推薦
鄂ICP備17016276號-1