freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

dfet數(shù)位電路ppt課件(完整版)

2025-06-10 12:08上一頁面

下一頁面
  

【正文】 所以 CMOS在功率損耗和速度兩方面都很理想。 26 CMOS反相器特性 傳輸延遲: VDD Qp Vo C Qn Vi CMOS反相器的傳輸延遲和輸出端的等效電容 C有關(guān),而 C的大小和外接邏輯閘的個數(shù)有關(guān)。 以 BJT邏輯閘為例,外接邏輯閘會影響輸出電壓,若外接邏輯閘個數(shù)太多的話,會造成邏輯功能不正確,所以通常存在一個 最大的扇出數(shù) (maximum fanout)。 3. 其邏輯功能為: VDD B A Y A B BAY ??35 CMOS邏輯電路 異或閘 (EXOR gate) 1. 當(dāng) (A = VH, B = VL)或 (A = V L,B = VH), Y = VH。 V1 V2 V3 39 反相器的應(yīng)用 假設(shè)迴路中有 n個反相器 (n為奇數(shù)且 n ? 3),所得到方波信號的週期及頻率分別為: 所以在 tp固定的情況下,利用 n可以控制頻率,故 ring oscillator是 IC中產(chǎn)生方波信號的簡便方法。 3. 實(shí)用的比較器有兩個輸入端,其中一個輸入端可以設(shè)定 Vref並且其模糊區(qū)間很窄,所以使用上比較方便且功能比反相器好。 2. 我們發(fā)覺高低電位轉(zhuǎn)換的斜率很大,而轉(zhuǎn)換曲線的中點(diǎn)約位於 。 3. 其邏輯功能為: VDD A Y B B A BABAY ????A _ A _ B _ B _ 36 傳輸閘邏輯電路 將 FET 類比開關(guān)應(yīng)用在數(shù)位邏輯上: B Y S2 S1 A A B 1. 當(dāng) B = 1, S2閉合而 S1打開,所以輸出 ,即 Y的準(zhǔn)位由輸入信號 所決定。 所以實(shí)用上隨不同的速度要求而定, CMOS邏輯閘的扇出數(shù)仍有所限制。但是 VDD愈高則功率損耗愈大,所以功率與速度之間必須適當(dāng)取捨。 當(dāng) Vi = VDD, Vo = 0V,由於 Qp不導(dǎo)通,同樣沒有電流由 power supply流出,故 P = 0。故其平均消耗功率為: 另一方面當(dāng) Vi由 VDD轉(zhuǎn)變?yōu)?0V,使得 Vo由 0V轉(zhuǎn)變?yōu)?VDD時,由於輸出端存在寄生電容 (C), VDD經(jīng)由 R向 C充電,顯然 R愈大充電時間愈長,即Vo由 0V上升至 VDD的時間愈長,造成轉(zhuǎn)換速度變慢。 2 )VV( OLOH ?2 )VV( OLOH ?10 數(shù)位反相器 傳輸延遲 整體電路的傳輸延遲 (tp)則取其平均值: tp愈小代表元件的反應(yīng)速度愈快,表示單位時間內(nèi)能處理的資料量愈大。 3. VIL :可容許之最大低電位輸入電壓。 2. VOH:正常高電位輸出電壓,對應(yīng)輸入電壓 Vi = VOL。 2. tPLH (lowtohigh propagation delay): 輸入方波信號轉(zhuǎn)換電壓後,直到輸出信號由低電位 (VOL)上升至 所需的時間。假如 2. 當(dāng) Vi = 0V(低電位 )時, FET處於cutoff mode, ONRR ??0RR RVVONONDDo ????0ID ?DDDDDo VRIVV ???14 簡單 FET反相器 Vi Vo R VDD Vi Vo R VDD I C 當(dāng) Vi = VDD時, Vo 0V,此時電
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1