【正文】 _ 36 傳輸閘邏輯電路 將 FET 類比開(kāi)關(guān)應(yīng)用在數(shù)位邏輯上： B Y S2 S1 A A B 1. 當(dāng) B = 1， S2閉合而 S1打開(kāi)，所以輸出 ，即 Y的準(zhǔn)位由輸入信號(hào) 所決定。 3. 實(shí)用的比較器有兩個(gè)輸入端，其中一個(gè)輸入端可以設(shè)定 Vref並且其模糊區(qū)間很窄，所以使用上比較方便且功能比反相器好。 3. 其邏輯功能為： VDD B A Y A B BAY ??35 CMOS邏輯電路 異或閘 (EXOR gate) 1. 當(dāng) (A = VH， B = VL)或 (A = V L，B = VH)， Y = VH。 26 CMOS反相器特性 傳輸延遲： VDD Qp Vo C Qn Vi CMOS反相器的傳輸延遲和輸出端的等效電容 C有關(guān)，而 C的大小和外接邏輯閘的個(gè)數(shù)有關(guān)。 PtDP P ??13 簡(jiǎn)單 FET反相器 由一顆 nchannel FET加一電阻 R所組成 ： Vi Vo R VDD 1. 當(dāng) Vi = VDD(高電位 )時(shí)， FET導(dǎo)通且工作在 triode mode，等效上像一顆電阻 (RON)。 6 數(shù)位反相器 典型的反相器輸入電壓與輸出電壓的關(guān)係圖，稱為 電壓轉(zhuǎn)換曲線 (Voltage Transfer Curve, VTC) VOL VIL VIH VOH Vi VOL VOH slope = ?1 slope = ?1 Vo 1. VOL：正常低電位輸出電壓，對(duì)應(yīng)輸入電壓 Vi = VOH。 2ttt P L HP H LP??11 數(shù)位反相器 功 率損耗 靜態(tài)功率損耗 (static power consumption)： 是指輸出端穩(wěn)定地處?kù)陡唠娢换虻碗娢粫r(shí)，電路所消耗的功率。 所以不管輸出電壓在高電位或低電位，整個(gè)電路不消耗任何功率，因此靜態(tài)功率損耗為零。 32 CMOS反相器特性 例題 3. 在例題 2中若傳輸延遲 tp必須小於 3ns，請(qǐng)估算輸出端最多可外接邏輯閘的個(gè)數(shù)。 3. 假設(shè) ， 其中 只要使 則 vx將被反相放大，此時(shí)反相器成為反相放大器。這個(gè)迴路會(huì)自然產(chǎn)生方波信號(hào)。 30 CMOS反相器特性 一個(gè)數(shù)位邏輯閘的輸出端所外接邏輯閘的個(gè)數(shù)稱為 扇出數(shù) (fan out)。 由於 Qp的 RON很小，故充電速度很快 。 ILi VV ? IHi VV ?IHiIL VVV ??8 數(shù)位反相器 雜訊邊距 低電位雜訊邊距 (lowlevel noise margin)： 高電位雜訊邊距 (highlevel noise margin)： 實(shí)用上 NMH 及 NML愈大，表示電路愈不容易受雜訊影響，即電路愈穩(wěn)定。 7 數(shù)位反相器 VIH 及 VIL定義為 VTC中斜率等於 –1所對(duì)應(yīng)的兩個(gè)輸入電壓 。 16 天才設(shè)計(jì) CMOS反相器 由 nchannel MOSFET及 pchannel MOSFET組合而成，兩者具有互補(bǔ)作用，故稱為Complementary MOS(CMOS)。由於數(shù)位電路的工作頻率 f愈來(lái)愈高，欲降低 DP值必須降低 VDD，所以低電壓一直是 IC設(shè)計(jì)努力的方向。 3. 其邏輯功能為： AY?AABBAY ????_ _ 37 傳輸閘邏輯電路