數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總(存儲(chǔ)版)
【正文】 b. 20 c. 28 d. 448．用六管靜態(tài)存儲(chǔ)單元構(gòu)成1024bit的RAM，如果輸出為Y1Y2，則地址為（ b ），MOS管的個(gè)數(shù)為（ e ）。A．或非門 B．與非門C．異或門 D．同或門 圖125．一位十進(jìn)制計(jì)數(shù)器至少需要 B 個(gè)觸發(fā)器。A. B. C. D. 2. 邏輯函數(shù)FFF3的卡諾圖如圖12所示，他們之間的邏輯關(guān)系是 b, 。(A) 地址線13，芯片數(shù)6； (B) 地址線10，芯片數(shù)6；(C) 地址線14，芯片數(shù)12； (D) 地址線13，芯片數(shù)12 。(A) (B) (C) (D) 3． C 。28．已知邏輯函數(shù)F＝A⊕B，它的與非與非表達(dá)式為 ，或與非表達(dá)式為 。C=C2 +1=10 1 +1=14．T觸發(fā)器的功能是（ D ）A． 翻轉(zhuǎn)、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻轉(zhuǎn)、保持5. 存儲(chǔ)8位二進(jìn)制信息要多少個(gè)觸發(fā)器（D ） 6．多諧振蕩器可產(chǎn)生的波形是（ B ） 7．一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端的個(gè) 數(shù)是（ C ） 8．引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是（ C ）； ； ； 。 3．八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。A． C. 12．函數(shù)F=AB+BC，使F=1的輸入ABC組合為( A. 10110110110010000000 B. 10110101001000010000 C. 10111100110111101111 D. 101110101001100001115．已知74LS138譯碼器的輸入三個(gè)使能端（E1=1， E2A = E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 ～Y0是( C ) 。11. 下圖所示電路中， Y1＝ABY1Y2Y3（A B ）；Y2 ＝（A B + A B ）；Y3 ＝（ A B ）。3．TTL與非門多余的輸入端應(yīng)接（高電平或懸空）。1． 邏輯函數(shù)的描述有多種，下面 B 描述是唯一的。在555定時(shí)器組成的脈沖電路中，脈沖產(chǎn)生電路有 ，脈沖整形電路有 、 ，其中 屬于雙穩(wěn)態(tài)電路。在數(shù)字電路中，按邏輯功能的不同，可以分為 邏輯電路 和 時(shí)序電路 。9．對(duì)于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動(dòng)的七段顯示譯碼器。C組：二進(jìn)制（）。TTL邏輯門電路的典型高電平值是 V，典型低電平值是 V。２、 三態(tài)門的三種狀態(tài)是指___0____、___1___、____高阻___。（ ）。（ ?。〣組：時(shí)序電路無記憶功能，組合邏輯電路有記憶功能。A、13 B、12 C、6 D、5 二輸入與非門當(dāng)輸入變化為( A )時(shí)，輸出可能有競爭冒險(xiǎn)。=K=1 =0,K=1 =0,K=0 =1,K=0 6．多諧振蕩器可產(chǎn)生 B 。數(shù)字電子技術(shù)試卷一、 選擇題： A組：，下列接收端收到的校驗(yàn)碼中，（ A ）是不正確的A、00100 B、10100 C、11011 D、11110２、某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（ B?。、邏輯函數(shù)的最簡與或式 B、邏輯函數(shù)的最小項(xiàng)之和 C、邏輯函數(shù)的最簡或與式 D、邏輯函數(shù)的最大項(xiàng)之和３、在下列邏輯電路中，不是組合邏輯電路的是（ D ） A、譯碼器 B、編碼器 C、全加器 D、寄存器４、下列觸發(fā)器中沒有約束條件的是（ D ） A、基本RS觸發(fā)器 B、主從RS觸發(fā)器 C、同步RS觸發(fā)器 D、邊沿D觸發(fā)器５、555定時(shí)器不可以組成 D 。 5．欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 A 。C、1 D、0 AB+A 在四變量卡諾圖中有( B )個(gè)小格是“1”。（ ）時(shí)序邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)與同一時(shí)刻的輸入信號(hào)有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系（ ）（電子專業(yè)作）FPGA是現(xiàn)場可編程門陣列，屬于低密度可編程器件。（ ）+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ ）三、 填空題：A組：１、 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?組合邏輯電路、 時(shí)序邏輯電路 。B組：請(qǐng)將下列各數(shù)按從大到小的順序依次排列：（246）8；（165）10；（10100111）2；（A4）16 （10100111）2 （246）8 （165）10 （A4）16 邏輯函數(shù)有三種表達(dá)式： 邏輯表達(dá)式 、 真值表 、 卡諾圖 。模數(shù)轉(zhuǎn)換電路包括 采樣 、 保持 、 量化 和編碼 四個(gè)過程。8．?dāng)?shù)字電路按照是否有記憶功能通常可分為兩類： 組合邏輯電路 、時(shí)序邏輯電路 。施密特觸發(fā)器具有 回差 現(xiàn)象，又稱 電壓滯后 特性。除去高、低電平兩種輸出狀態(tài)外，三態(tài)門的第三態(tài)輸出稱為 狀態(tài)。4. 設(shè)計(jì)模值為30的計(jì)數(shù)器至少需要 5 級(jí)觸發(fā)器。、低電平和（高阻）3種狀態(tài)。10. 兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為（ 100 ）位。 A．16 4. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A）。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A． Qn+1 ＝A B. C. D. Qn+1 ＝ B11． 有一個(gè)4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時(shí)，輸出電壓為（ A ）。（ ）D/A轉(zhuǎn)換器的位數(shù)越多，
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1