數(shù)字電子技術(shù)基礎(chǔ)習(xí)題答案(存儲(chǔ)版)
【正文】 ? C（黃） = n0n1n2n1n2 Q ? （ 4）電路圖略 第 6 章 自測(cè)題 判斷題 1.， 2.√， 3.， 4.， 5.， 6.√， 7.， 8. √ 選擇題 填空題 、 COMS ，回差、輸出脈沖寬度 ，施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器 4 石英晶體振蕩器、暫穩(wěn)態(tài) 19 習(xí)題 略 略 略 ：（ 1） 555組成的單穩(wěn)態(tài)觸發(fā)器。 ：（ 1）計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖為： 為三進(jìn)制計(jì)數(shù)器。它采用雙極型工藝制作，熔絲編程方式，工作速度較高。另外，在有些型號(hào)的 PAL 器件中，輸出電路中設(shè)置有觸發(fā)器和從觸發(fā)器輸出到與邏輯陣列的反饋線，利用這種 PAL 器件還可以很方便地構(gòu)成各種時(shí)序邏輯電路。 CPLD 的布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻 的 和可預(yù)測(cè)的； FPGA的布線結(jié)構(gòu)導(dǎo)致了傳輸延遲是不相等的、不可預(yù)測(cè)的，這會(huì)給設(shè)計(jì)工作帶來麻煩，也限制了器件的工作速度。 CPLD 通過修改具有固定內(nèi)連電路的邏輯功能來編程 ； FPGA主要通過改變內(nèi)部連線的布線來編程 。各邏輯陣列塊 LAB 之 間通過可編程連線 陣列 PIA 連接進(jìn)行信號(hào)傳遞。 第 9 章 自測(cè)題 判斷題 1. √ 2. 3. √ 4. √ 5. √ 6. √ 7. 8. √ 9. √ 10√ 選擇題 1． C D 2． B 3． C 4． A 5． D 6． B 7． B 8． A 填空題 1． 采樣 保持 量化 編碼 2．轉(zhuǎn)換精度 轉(zhuǎn)換時(shí)間（轉(zhuǎn)換率） 習(xí)題 解：最小模擬輸出電壓 1 9 ?? ，分辨率 )12/(1 8 ?? 。 解： (1)0110111010 (2)。 解： 采樣 保持 量化 編碼，采樣信號(hào)的最低頻率 10kHz。在這個(gè) LUT 中，組合功能 是 通過查找表而不是通過 運(yùn) 算來完成 24 的 ，其速度 比 用常規(guī)邏輯運(yùn)算實(shí)現(xiàn)時(shí)更快，且這一優(yōu)勢(shì)因 EAB 的快速訪問而得到 了 進(jìn)一步加強(qiáng)。 宏單元是 CPLD 的基本結(jié)構(gòu)，由它來實(shí)現(xiàn)基本的邏輯功能?；赟RAM 編程的 FPGA 在系統(tǒng)斷電時(shí)編程信息 會(huì) 隨之丟失 ，因此每次開始工作時(shí)都要重新裝載編程數(shù)據(jù)。 CPLD 大多是基于乘積項(xiàng) (ProductTerm)技術(shù)和 E2PROM(或 Flash)工藝 的 ； FPGA 一般是基于查 找 表 (LUT)技術(shù)和 SRAM 工藝 的 。 它 由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。 可編程邏輯器件 實(shí)際上是 一種 將 不具有特定邏輯功能 的基本邏輯單元集成的 通用大規(guī)模集成電路 ， 用戶可 以 根據(jù)需要對(duì)其編程 ， 進(jìn)而實(shí)現(xiàn)所需的邏輯功能。 ：（ 1）多諧振蕩器 （ 2）當(dāng)細(xì)銅絲不斷時(shí)， 555 定時(shí)器的 RD 置成低電平，使 Q 輸出始終為低電平，喇叭 不響。用 CT74290 利用反饋歸零法實(shí)現(xiàn)八進(jìn)制計(jì)數(shù)器 ，然后再對(duì)計(jì)數(shù)器的輸出進(jìn)行譯碼，從而實(shí)現(xiàn)需要的輸出。 圖 P524a （ 2）由狀態(tài)轉(zhuǎn)換圖可以得到次態(tài)卡諾圖如圖 P524b。用此方法分析可得下表： 接低電平的輸入端 1I 2I 3I 4I 5I 6I 7I 8I 9I 0123 DDDD 0001 0010 0011 0100 0101 0110 0111 1000 1001 fz∶ fcp 1/9 1/8 1/7 1/6 1/5 1/4 1/3 1/2 0 fz 0f0 519 波形圖如圖 P519 所示。求出輸出方程和驅(qū)動(dòng)方程 圖 P511（ b） （ 3）檢查自啟動(dòng) 能自啟動(dòng) （ 4）畫出邏輯圖 （ a）八進(jìn)制計(jì)數(shù)器 （ b）七進(jìn)制計(jì)數(shù)器 CT74290（ Ⅰ ）為三 進(jìn)制計(jì)數(shù)器， CT74290（ Ⅱ ）為六進(jìn)制計(jì)數(shù)器，因此電路為 3*6=18進(jìn)制計(jì)數(shù)器。 （ 1）按照給定的狀態(tài)轉(zhuǎn)換圖畫出次態(tài)卡諾圖如圖 T510（ a）所示，求出 1nA? 、 1?nB 、1?nC 狀態(tài)方程，選用 D 觸發(fā)器，即得到驅(qū)動(dòng)方程。 此電路為一能自啟動(dòng)的同步五進(jìn)制計(jì)數(shù)器。 (1) 存在負(fù)向尖峰脈沖。 （ b） 它的功能為：完成二選一數(shù)據(jù)選擇器。 解： ??OLN ??OHN 取 20?ON 。CCL m a x ???? ????? mINI UVR 4 k Ω1316 L m a x O L m a x39。 BDDDDBDDDD ???????? 7315264100 、 圖略 該電路完成兩個(gè) 3 位二進(jìn)制數(shù)是否相同比較功能的電路。 第 4 章 自測(cè)題 判斷題 1. 2. 3.√ 4.√ 5.√ 6. 7 .8. 9. 10. 選擇題 1 A 2C 3B 4 B 5 B 6 A 7 B 8 BC 9 C 10 D 11B， C 12C 13 C 14D 15B 16B 17 ABC 18 ABD 19 BCD 填空題 1. RS、 D、 JK、 T、 T’ 2. 基本、同步、主從、邊沿 3. 特性表、狀態(tài)轉(zhuǎn)換圖、特性方程、波形圖 4. 0?S 、 0?R 5. Q= Q=0， Q 6. 空翻、邊沿觸發(fā)器 7. 0、 1 8. 保持 、邊沿 10. 控制電路 12. nnn QKQJQ ???1 、置 0、置 保持、翻轉(zhuǎn) . 習(xí)題 7 C PSR 1 2 3 4 5 6 DS R D 1 2 3 4 5 6C P 7ABQ 1Q 2 1 2 3 4 5 6CP 7JKQ 8 1 2 3 4
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1