【正文】 X0X1X2X318 根列選擇線 Y0 Y1 　　? 　　 Y732根行選擇線…容量為 256 4 RAM的存儲矩陣 存儲單元 1024個存儲單元排成 32行 32列的矩陣 每根行選擇線選擇一行 每根列選擇線選擇一個字列 Y1＝ 1， X2＝ 1，位于 X2和 Y1交叉處的字單元可以進行讀出或?qū)懭氩僮?，而其余任何字單元都不會被選中。 T1 C1 CB 字線 X D 寫 0 T1 C1 CB 字線 X D D=0 X=1 C1放電 寫 1 T1 C1 CB 字線 X D D=1 X=1 C1充電 讀 0 T1 C1 CB 字線 X D D=0 X=1 C1=0 讀 1 T1 C1 CB 字線 X D D=1 X=1 C1=1 每次讀時都會使 C1上的電荷流失，為了不使 C1上的電荷丟失太多一致 C1上的電壓太低而使信號失真，必須定期給 C1充電，一般是讀出后重新寫入 RAM容量的擴展 I/ O1024 1R A M (0 )A0 A1 ? A9 R / W C SI/ O0I/ O1I/ O1024 1R A M (7 )A0 A1 ? A9 R / W C SI/ O7??…A0A1A9R / WCSI/ O1024 1R A M (1 )A0 A1 ? A9 R / W C S位擴展 將地址線、讀／寫線和 片選線對應(yīng)地并聯(lián)在一起 輸入／輸出（ I/O）分開 使用作為字的各個位線 A0A1A9R/ WA10A11A12I/ O0I/ O1I/ O3??…?I/ O2I/ O0 I/ O1 I/ O2 I/ O31k 4RA M (7)A0 A1 ? A9 R/ W CSI/ O0 I/ O1 I/ O2 I/ O31k 4RA M (1)A0 A1 ? A9 R/ W CSI/ O0 I/ O1 I/ O2 I/ O31k 4RA M (0)A0 A1 ? A9 R/ W CSY0Y1Y2Y3Y4Y5Y6 Y73 線 8 線譯碼器A0 A1 A2字擴展 輸入／輸出（ I/O）線并聯(lián) 要增加的地址線 A10～ A12 與譯碼器的輸入相連， 譯碼器的輸出分別接至 8片 RAM的片選控制端 RAM芯片 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND VCC D3 D2 D1 D0 R / W RAM 2114 管腳圖 2 3 4 5 6 7 8 9 10 23 22 21 20 19 18 17 16 15 A0 A1 D0 A3 A4 A5 A6 A9 A10 CS GND VCC D3 D2 D1 D4 RAM 6116 管腳圖 A2 A7 1 11 12 14 13 24 A8 D5 D6 D7 RD WR 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 1 4 1 361161 2 3 4 5 6 7 8 9 1 0 1 1 1 2 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 G ND VD D A8 A9 WE OE A1 0 CS D7 D6 D5 D4 D3集成 2kB 8位 RAM6116 寫入控制端 片選端 輸出使能端 A 0 ～ A 10 ：地址碼輸入端， D 0 ～ D 7 ：數(shù)碼輸出端。 當(dāng)單片 RAM不能滿足存儲容量的要求時 ， 可以把若干片 RAM聯(lián)在一起 ， 以擴展存儲容量 ， 擴展的方法有位擴展和字擴展兩種 ， 在實際應(yīng)用中 ， 常將兩種方法相互結(jié)合來達到預(yù)期要求 。A7～ A0=00100010時， Y1= X2=1，選中 X2和 Y1交叉的字單元。 /輸出 ? 與其它部件（如 CPU）的數(shù)據(jù)線連接，雙向 ? 輸出端一般具有集電極開路或三態(tài)輸出結(jié)構(gòu) ? 選中待訪問的存儲單元所在的若干存儲芯片中 ? 通常接其他部件的高位地址線。 RAM中的每個寄存器稱為一個字 ，寄存器中的每一位稱為一個存儲單元 。 ROM的信息在使用時是不被改變的，即只能讀出，不能寫入，寫入是有條件的。 五 .ROM容量的擴展 （ 位擴展 ） 現(xiàn)有型號的 EPROM， 輸出多為 8位 。 （ 2） 列真值表 — 函數(shù)運算表 m0 m15 Y7=m12+m13+m14+m15 （ 3） 寫標準與或表達式 Y4=m4+m5+m7+m9+m11+m12 Y6=m8+m9+m10+m11+m14+m15 Y5=m6+m7+m10+m11+m13+m15 Y3=m3+m5+m11+m13 Y1=0 Y2=m2+m6+m10+m14 (4)畫 ROM存儲矩陣結(jié)點連接圖 為做圖方便 ， 我們將 ROM矩陣中的二極管用節(jié)點表示 。 amp。 amp。 amp。 E2PROM的電擦除過程就是改寫過程 ，它具有 ROM的非易失性 ， 又具備類似 RAM的功能 ， 可以隨時改寫 （ 可重復(fù)擦寫 1萬次以上 ） ， 每次擦除時間僅幾十毫秒 。 多級存儲系統(tǒng)的性能 考慮由 Cache和主存構(gòu)成的兩級存儲系統(tǒng)，其性能主要取決于 Cache和貯存的存取周期以及訪問它們的次數(shù)。 ⑤讀出所需的能源和讀出放大器，即讀出線路、讀驅(qū)動器和讀出放大器。 這有利于對存儲器實現(xiàn)層次結(jié)構(gòu)。若系統(tǒng)的總線寬度為 W，則 BM=W/TM（ b/s） 例如：若 W=32位， TM=100ns，則 BM=32bit /100 109s=320 10+6=320Mbit/s =40MB/s 若 TM=40ns，則 BM=100MB/s（ PCI的 TM=30ns） 早期的 PC機：總線為 8位， TM=250ns BM=8bit/250 109=4MB/s 其他指標 ? 體積與功耗 （嵌入式系統(tǒng)或便攜式微機中尤為重要） ? 可靠性 平均故障間隔時間（ MTBF），即兩次故障之間的 平均時間間隔。 DDR2（ Double Data Rate 2） SDRAM是由 JEDEC（電子設(shè)備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技術(shù)標準，它與上一代DDR內(nèi)存技術(shù)標準最大的不同就是，雖然同是采用了在時鐘的上升 /下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞剑?DDR2內(nèi)存卻擁有兩倍于上一代 DDR內(nèi)存預(yù)讀取能力（即： 4bit數(shù)據(jù)讀預(yù)?。?。 ” 磁芯陣列后來統(tǒng)治了電腦存儲器領(lǐng)域?qū)⒔?20余年。第一代電腦的存儲器，用的幾乎都是水銀 延遲線裝置，這是一種聲電轉(zhuǎn)換設(shè)備，由埃克特博士從軍用雷達里 “ 移植 ” 過來的。 當(dāng)時，麻省理工學(xué)院（ MIT）林肯實驗室在杰 其速度快，價格貴，容量有限。 存儲體：多個存儲單元按一定規(guī)則組成一個整體。 編址單位：可尋址的最小單位。 基本概念 存儲器的歷史和分類 （ 1） 磁存儲器： 磁表面存儲器： 磁帶 軟磁盤 硬磁盤 磁芯存儲器 (1948年）：直徑不到 1毫米磁芯里可穿進一根極細的導(dǎo)線，只要有代表“ 1”或“ 0”的訊號電流流經(jīng)導(dǎo)線，就能使磁芯按兩種不同方向磁化，信息便以磁場形式被儲存 （ 2） 電子介質(zhì)：半導(dǎo)體存儲器 MOS管 LeffLtox基板SiO2FOX (fieldoxide) 用于分離 CMOS器件 （ 3） 紙介質(zhì)存儲器：紙帶 （ 4） 光介質(zhì)：激光存儲器 ?按存取方式分類 隨機存儲器 RAM (Random Access Memory) 只讀存儲器 ROM（ ReadOnly Memory） 串行訪問存儲器 (Serial Access Storage) ?按在計算機中的作用分類 主存儲器 (內(nèi)存 ) 也稱主存儲器，但有了 Cache后，內(nèi)存包括主存與 Cache。 SAGE是以最早的由人工操作的實時控制計算機系統(tǒng)，它能接收各偵察站雷達傳來的信息，識別來襲飛行物，由操作者指揮地面防御武器瞄準敵對飛行器。弗雷斯特最大的貢獻，是率先為“ 旋風(fēng) ” 電腦配置了磁芯存儲器陣列。英國劍橋大學(xué)威爾克斯教授那時正在麻省理工學(xué)院訪問，他激動地說： “ 幾乎一夜之間就使得存儲器變得穩(wěn)定而可靠。 存儲器歷史（ 3） 存儲器歷史（ 4） 超大規(guī)模集成電路的存儲器 金士頓高端 DDR433 金士頓 DDR400512MB 雙倍速率 SDRAM（ Dual Date Rate SDRSM， DDR SDRAM）：又簡稱 DDR，由于它在時鐘觸發(fā)沿的上、下沿都能進行數(shù)據(jù)傳輸，所以即使在 133MHz的總線頻率下的帶寬也能達到。 存取速度 （ 3）數(shù)據(jù)傳送速率（頻寬） BM 單位時間內(nèi)能夠傳送的信息量。對大量