【正文】 選用 16 4位 ROM， 畫存儲(chǔ)矩陣連線圖 ???????????????)13,12,11,10,9,5,4,3,1,0()15,14,12,9,7,1()15,14,13,12,11,10,7,6()13,8,4,1(4321mYmYmYmY【 例 】 用 ROM實(shí)現(xiàn)組合邏輯函數(shù) 邏輯表達(dá)式 真值表或最小項(xiàng)表達(dá)式 1 1 ????????????????????CBADBCBCAYDCBB C DDABYBCACABYCBAY4321按 A、 B、 C、D排列變量，并將 Y Y2擴(kuò)展成為 4變量的邏輯函數(shù)。因此， ROM實(shí)際上是由與門陣列和或門陣列構(gòu)成的組合電路，利用 ROM可以實(shí)現(xiàn)任何組合邏輯函數(shù)。 （ 2）位片式結(jié)構(gòu)（ 4K 1位雙譯碼 RAM芯片） 行 地 址 寄 存 器 行 地 址 譯 碼 器 0,0 0,1 0,63 1,0 1,1 1,63 63,0 63,1 63,63 時(shí)序控制 … … … … . . . . . . . . . . . . . . . . . . . . . A0 A1 A2 A3 A4 A5 R/W CS X0 X1 X63 存儲(chǔ)陣列 A6 A7 A8 A9 A10 A11 MDR R/W 電路 D 列地址寄存器 列地址譯碼器 Y0 Y1 Y63 地址的選擇通過地址譯碼器來(lái)實(shí)現(xiàn) 。 實(shí)際上 RAM是由許許多多的基本寄存器組合起來(lái)構(gòu)成的大規(guī)模集成電路 。 ? 控制被選中的單元中的信息輸入 /輸出。 ROM的優(yōu)點(diǎn)：具有不易失性，即是電源被切斷， ROM的信息也不會(huì)丟失。 根據(jù) y=x2的運(yùn)算關(guān)系 ， 可求出 y的最大值是 152＝ 225，可以用 8位二進(jìn)制數(shù) Y=Y7Y6Y5Y4Y3Y2Y1Y0表示 。 地 址 A 1 A 0 字 線 W 0 W 1 W 2 W 3 存 儲(chǔ) 內(nèi) 容 D 3 D 2 D 1 D 0 0 0 0 1 1 0 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 A1=0A0=1 W0=0 W1=1 W2=0 W3=0 D3=0 D1=0 D0=1 D2=1 1 1 D 3 D 2 D 1 D 0 A 1 A 0 W 0 W 1 W 2 W 3 ≥ 1 ≥ 1 ≥ 1 ≥ 1 amp。 ROM（ E2PROM） :也是采用浮柵技術(shù)生產(chǎn)的可編程 ROM，但是構(gòu)成其存儲(chǔ)單元的是隧道 MOS管 ， 是用電擦除 ， 并且擦除的速度要快得多 （ 一般為毫秒數(shù)量級(jí) ） 。 ④寫入信息所需的能源，即寫入線路、寫驅(qū)動(dòng)器等。 存取速度 （ 3）數(shù)據(jù)傳送速率（頻寬） BM 單位時(shí)間內(nèi)能夠傳送的信息量。英國(guó)劍橋大學(xué)威爾克斯教授那時(shí)正在麻省理工學(xué)院訪問，他激動(dòng)地說： “ 幾乎一夜之間就使得存儲(chǔ)器變得穩(wěn)定而可靠。 SAGE是以最早的由人工操作的實(shí)時(shí)控制計(jì)算機(jī)系統(tǒng)，它能接收各偵察站雷達(dá)傳來(lái)的信息，識(shí)別來(lái)襲飛行物，由操作者指揮地面防御武器瞄準(zhǔn)敵對(duì)飛行器。 編址單位：可尋址的最小單位。其速度快，價(jià)格貴，容量有限。第一代電腦的存儲(chǔ)器，用的幾乎都是水銀 延遲線裝置，這是一種聲電轉(zhuǎn)換設(shè)備，由埃克特博士從軍用雷達(dá)里 “ 移植 ” 過來(lái)的。 DDR2（ Double Data Rate 2） SDRAM是由 JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升 /下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞剑?DDR2內(nèi)存卻擁有兩倍于上一代 DDR內(nèi)存預(yù)讀取能力（即： 4bit數(shù)據(jù)讀預(yù)?。? 這有利于對(duì)存儲(chǔ)器實(shí)現(xiàn)層次結(jié)構(gòu)。 多級(jí)存儲(chǔ)系統(tǒng)的性能 考慮由 Cache和主存構(gòu)成的兩級(jí)存儲(chǔ)系統(tǒng)，其性能主要取決于 Cache和貯存的存取周期以及訪問它們的次數(shù)。 amp。 amp。 五 .ROM容量的擴(kuò)展 （ 位擴(kuò)展 ） 現(xiàn)有型號(hào)的 EPROM， 輸出多為 8位 。 RAM中的每個(gè)寄存器稱為一個(gè)字 ，寄存器中的每一位稱為一個(gè)存儲(chǔ)單元 。A7～ A0=00100010時(shí)， Y1= X2=1，選中 X2和 Y1交叉的字單元。 T1 C1 CB 字線 X D 寫 0 T1 C1 CB 字線 X D D=0 X=1 C1放電 寫 1 T1 C1 CB 字線 X D D=1 X=1 C1充電 讀 0 T1 C1 CB 字線 X D D=0 X=1 C1=0 讀 1 T1 C1 CB 字線 X D D=1 X=1 C1=1 每次讀時(shí)都會(huì)使 C1上的電荷流失，為了不使 C1上的電荷丟失太多一致 C1上的電壓太低而使信號(hào)失真，必須定期給 C1充電，一般是讀出后重新寫入 RAM容量的擴(kuò)展 I/ O1024 1R A M (0 )A0 A1 ? A9 R / W C SI/ O0I/ O1I/ O1024 1R A M (7 )A0 A1 ? A9 R / W C SI/ O7??…A0A1A9R / WCSI/ O1024 1R A M (1 )A0 A1 ? A9 R / W C S位擴(kuò)展 將地址線、讀／寫線和 片選線對(duì)應(yīng)地并聯(lián)在一起 輸入／輸出（ I/O）分開 使用作為字的各個(gè)位線 A0A1A9R/ WA10A11A12I/ O0I/ O1I/ O3??…?I/ O2I/ O0 I/ O1 I/ O2 I/ O31k 4RA M (7)A0 A1 ? A9 R/ W CSI/ O0 I/ O1 I/ O2 I/ O31k 4RA M (1)A0 A1 ? A9 R/ W CSI/ O0 I/ O1 I/ O2 I/ O31k 4RA M (0)A0 A1 ? A9 R/ W CSY0Y1Y2Y3Y4Y5Y6 Y73 線 8 線譯碼器A0 A1 A2字?jǐn)U展 輸入／輸出（ I/O）線并聯(lián) 要增加的地址線 A10～ A12 與譯碼器的輸入相連， 譯碼器的輸出分別接至 8片 RAM的片選控制端 RAM芯片 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND VCC D3 D2 D1 D0 R / W RAM 2114 管腳圖 2 3 4 5 6 7 8 9 10 23 22 21 20 19 18 17 16 15 A0 A1 D0 A3 A4 A5 A6 A9 A10 CS GND VCC D3 D2 D1 D4 RAM 6116 管腳圖 A2 A7 1 11 12 14 13 24 A8 D5 D6 D7 RD WR 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 1 4 1 361161 2 3 4 5 6 7 8 9 1 0 1 1 1 2 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 G ND VD D A8 A9 WE OE A1 0 CS D7 D6 D5 D4 D3集成 2kB 8位 RAM6116 寫入控制端 片選端 輸出使能端 A 0 ～ A 10 ：地址碼輸入端， D 0 ～ D 7 ：數(shù)碼輸出端。 按照 RAM中寄存器位數(shù)的不同 ，RAM有多字 1位和多字多位兩種結(jié)構(gòu)形式 。 . . . . . . . . . . . . A A O O CS OE 0 0 12 7 . . . . . . . . . . . . A A O O CS OE 0 0 12 7 CS OE A 0 A 12 ~ 7 0 D D 8 15 ~ D ~ D 13 13 13 8 8 地址總線 數(shù)據(jù)總線 8k 8 8k 8 2764 2764 U U 1 2 OE:輸出 使能 地址線、控制線 分別并聯(lián)，輸出 一個(gè)作為高 8位， 一個(gè)作為低 8位。 amp。 amp。訪問次數(shù)為 : Nc,Nm） Cache （ NC,TC） 主存 （ Nm,Tm)