【正文】 ，只是整體有一個周期的時延，因此得證。在此次課設中 ,我們從最底層了解到了計算機的本質 ,對 CPU、 寄存器 、 控制器登入到精簡指令計算機 ,都有了一定程度上的了解。故本杰將在 節(jié)的基礎上為 CPU 加上指令存儲器和數(shù)據(jù)存儲器，得到一個計算機主機系統(tǒng)。 ~ 這一時刻， A為 00000000，DI 為 00000300， CLK 為 0， WE 為 1，則寫為信號。 波形分析。它的電路符號如圖 97。 M2REG（ LW指令）標記 是將運算的結果直接寫入寄存器堆，還是將數(shù)據(jù)存儲器的數(shù)據(jù)取出后寫入寄存器堆。從而產生相應的控制信號，驅動執(zhí)行狀態(tài)中的各種動作。根據(jù)表 33 列出的 20 條指令編碼的邏輯表達式如下，其中，OP[5..0]為操作碼 OP， FUNC[5..0]為功能碼 FUNC，電路符號如圖 94 所示。 SHIFT 標記移位運算，由于移位運算的運算數(shù)需要位數(shù)拓展。在本屆中使用 LPM_ROM 來實現(xiàn)，它能保存 64條指令字，如圖 910所示。圖 920 中此刻時段正好也為這樣，因此得證。 單周期中央處理器 cpu 設計 通過調用前面編寫的一系列元器件來實現(xiàn)單周期 CPU，它能處理 MIPS 中列出的 20 條常用指令。在課設當中自 己動手實踐開發(fā)設計能力得到了極大地提高，為今后的相關硬件課程打下了堅實的基礎，硬件設計思維得到了進一步的鍛煉和提升。最終得到 CPU 的原理圖 10 V C CC L K IN P U TV C CM E M C L K IN P U TV C CD I [ 3 1 . . 0 ] IN P U TV C CA [ 3 1 . . 0 ] IN P U TV C CWE IN P U TD O [ 3 1 . . 0 ]O U T P U Td a t a [ 3 1 . . 0 ]w r e na d d r e s s [ 4 . . 0 ]in c lo c ko u t c lo c kq [ 3 1 . . 0 ]lp m _ r a m _ d q 0in s tA N D 2in s t 1N O Tin s t 2D I [ 3 1 . . 0 ]C L KWEA [ 6 . . 2 ]M E M C L K CONTROLLER PC A DO ROM PC DO + 1 Z OP FUNC JUMP MEMTOREG PCSRC MEMWR ALUC[2..0] ALUSRC REGWR N1[1..0 ]WE N2[1..0 ] Q1 NI DI Q2 CLK rs rt 1 0 ZEROFILL REGDST REGSRC 0 1 + 0 1 A ALU[2..0] Z ALU R B WE A DO DI 1 0 0 1 clock target rd imm RAM Reg16 NPC 0 1 11 V C CM EM [ 31. . 0] IN P U TV C CR ESET N IN P U TV C CI N ST R [ 31 . . 0] IN P U TV C CC LOC K IN P U TPC [ 31. . 0]O U T P U TW M EMO U T P U TD AT A[ 31 . . 0]O U T P U TALU [ 31. . 0]O U T P U TF U N C [ 5 . . 0 ]O P [ 5 . . 0 ]ZC A L LM 2 R E GW M E MR E G R TA L U C [ 3 . . 0 ]S H IF TA L U IM MS E X TW R E GP C S O U R C E [ 1 . . 0 ]9_3in s tD [ 3 1 . . 0 ]EC L KC L R NQ [ 3 1 . . 0 ]d f f e 3 2ins t 1A [ 3 1 . . 0 ]B [ 3 1 . . 0 ]CIS [ 3 1 . . 0 ]add32ins t 2A 0 [ 4 . . 0 ]A 1 [ 4 . . 0 ]SY [ 4 . . 0 ]m u x 2 x 5in s t 4R E G N [ 4 . . 0 ]C A L LW N [ 4 . . 0 ]fin s t 5A [ 3 1 . . 0 ]B [ 3 1 . . 0 ]CIS [ 3 1 . . 0 ]add32ins t 6A 0 [ 3 1 . . 0 ]A 1 [ 3 1 . . 0 ]SY [ 3 1 . . 0 ]m u x 2 x 3 2in s t 7A 0 [ 3 1 . . 0 ]A 1 [ 3 1 . . 0 ]SY [ 3 1 . . 0 ]m u x 2 x 3 2in s t 8A [ 3 1 . . 0 ]B [ 3 1 . . 0 ]A L U C [ 3 . . 0 ]S [ 3 1 . . 0 ]ZA L Uin s t 9A 3 [ 3 1 . . 0 ]A 2 [ 3 1 . . 0 ]A 1 [ 3 1 . . 0 ]A 0 [ 3 1 . . 0 ]S [ 1 . . 0 ]Y [ 3 1 . . 0 ]m u x 4 x 3 2in s t 10V C CA N D 2ins t 12W IR Eins t 13W IR Eins t 14G N DD [ 3 1 . . 0 ]WEN 0 [ 4 . . 0 ]C L KN 1 [ 4 . . 0 ]C L R NN 2 [ 4 . . 0 ]Q 1 [ 3 1 . . 0 ]Q 2 [ 3 1 . . 0 ]r e g F ile 3 2 x 3 2ins t 3A 0 [ 3 1 . . 0 ]A 1 [ 3 1 . . 0 ]SY [ 3 1 . . 0 ]m u x 2 x 3 2in s t 16A 0 [ 3 1 . . 0 ]A 1 [ 3 1 . . 0 ]SY [ 3 1 . . 0 ]m u x 2 x 3 2in s t 17IOI N ST R [ 5. . 0]I N ST R [ 31 . . 26 ]ZC AL LM 2R EGW M EMR EG R TAL U C [ 3. . 0]SH I F TAL U I M MSE X TW R EGPC SO U R C E[ 1. . 0]I N ST R [ 15 . . 11 ]I N ST R [ 20 . . 16 ]R EG R TD ES T R EG [ 4. . 0]D ES T R EG [ 4. . 0]C AL LR F N [ 4. . 0]N EX T PC [ 31 . . 0]IC LO C KR ES ET NPC [ 31 . . 0]R ES U LT [ 31 . . 0]PC PL U S4 [ 31 . . 0]C AL LR F D [ 31 . . 0]PC [ 31 . . 0]Z R [ 31 . . 3] , I , O, OOPC PL U S4 [ 31 . . 0]PC PL U S4 [ 31 . . 0]I M M [ 29 . . 16 ] , I N ST R [ 15 . . 0] , O, OOBR AN C H AD R [ 31 . . 0]R F D [ 31 . . 0]W R EGR F N [ 4. . 0]C LO C KI N ST R [ 25 . . 21 ]R ES ET NI N ST R [ 20 . . 16 ]R F A[ 31 . . 0]D AT A[ 31 . . 0]PC PL U S4 [ 31 . . 28 ] , I N ST R [ 25 . . 0] , O, OR