計算機(jī)組成原理課程設(shè)計---校驗(yàn)碼生成電路的設(shè)計(存儲版)
【正文】 emp = datacrci(16 DOWNTO 5)。139。139。 END IF。 IF(rdatacrc(4 DOWNTO 0) /= rdtemp(11 DOWNTO 7)) THEN ERROR0 = 39。17位寄存器的設(shè)計方法是相同的，只需要對VHDL帶代碼做適當(dāng)?shù)男薷摹９δ芊抡鏁r，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設(shè)置參數(shù)，選定的仿真信號和設(shè)置的參數(shù)。后來自己查了幾本書，知道了大概的步驟和電路圖。[5] 劉寶琴，ALTERA 可編程邏輯器件及其應(yīng)用[M].北京:清華大學(xué)出版社，1995。[3] 余孟嘗，數(shù)字電子技術(shù)基礎(chǔ)簡明教程（第三版），1998年12月。這次課設(shè)我的收獲很多，在一開始的幾天中一直沒什么頭緒，不知道該從哪處下手去做。具體步驟如下：分析輸出結(jié)果仿真得到輸出端口波形設(shè)置輸入端口波形添加輸入輸出端口設(shè)置仿真時間新建波形文件1. 建立工作庫文件夾和編輯設(shè)計文件 為了檢驗(yàn)電路設(shè)計是否正確，首先由要檢驗(yàn)的電路新建一個波形文件，然后再做時序仿真，輸入相應(yīng)數(shù)據(jù)，檢驗(yàn)與預(yù)期結(jié)果是否一致。END m。 rt = 39。 39。 rcrcvar := rdtemp(11 DOWNTO 6) XOR multi_coef。039。 AND hrecv = 39。 END IF。 t = t + 1。039。139。 hsend = 39。039。 SIGNAL dtemp,sdatam,rdtemp : std_logic_vector(11 DOWNTO 0)。 rdata : OUT std_logic_vector(11 DOWNTO 0)。CRC碼生成電路的VHDL代碼：LIBRARY ieee。end process。 q5=datain(5)。architecture one of jicunqi_12 is beginprocess(datain,load)beginif load=39。設(shè)計步驟: 首先創(chuàng)建一個文件夾，然后在QuartusⅡ軟件上新建一個工程并存放在所創(chuàng)建那個文件夾中，再在剛所新建的工程中新建一個VHDL 文件，然后寫上生成12位寄存器的VHDL代碼，再對生成的12位寄存器進(jìn)行打包，即可生成12位的寄存器芯片。5. 具備的功能 循環(huán)冗余碼CRC在發(fā)送端編碼和接收端校驗(yàn)時。QuartusⅡ軟件的前一代FPGA/CPLD集成開發(fā)環(huán)是MAX+PLUSⅡ。在教學(xué)方面：幾乎所有理工科(特別是電子信息)類的高校都開設(shè)了EDA課程?，F(xiàn)在WDL和Velllq作為工業(yè)標(biāo)準(zhǔn)硬件描述語言，已得到眾多EDA公司的支持，在電子工程領(lǐng)域，它們已成為事實(shí)上的通用硬件描述語言，承擔(dān)幾乎全部的數(shù)字系統(tǒng)的設(shè)計任務(wù)。采用硬件描述語言作為設(shè)計輸入和庫(LibraIy)的引入，由設(shè)計者定義器件的內(nèi)部邏輯和管腳，將原來由電路板設(shè)計完成的大部分工作故在芯片的設(shè)計中進(jìn)行。20吐紀(jì)如年代是EDA(電子設(shè)計自動化)階段：這一階段的主要特征是以高級描述語言，系統(tǒng)級仿真和綜合技術(shù)為特點(diǎn)，采用“自頂向下”的設(shè)計理念，將設(shè)計前期的許多高層次設(shè)計由EDA工具來完成。由于它是一門剛剛發(fā)展起來的新技術(shù)，涉及面廣，內(nèi)容豐富，理解各異，所以目前尚無一個確切的定義。更換不同的待測碼字可以證明：余數(shù)與出錯位的對應(yīng)關(guān)系是不變的，只與碼制和生成多項式有關(guān)，對于其他碼制或選用其他生成多項式，出錯模式將發(fā)生變化。在實(shí)際應(yīng)用中，多采用奇校驗(yàn)，因?yàn)槠嫘ｒ?yàn)中不存在全“0”代碼，在某些場合下更便于判別。3．培養(yǎng)勇于探索、嚴(yán)謹(jǐn)推理、實(shí)事求是、有錯必改，用實(shí)踐來檢驗(yàn)理論，全方位考慮問題等科學(xué)技術(shù)人員應(yīng)具有的素質(zhì)。二 總體方案設(shè)計 二進(jìn)制信息位流沿一條線逐位在部件之間或計算機(jī)之間傳送稱為串行傳送。奇偶校驗(yàn)碼的生成： 奇偶校驗(yàn)碼的實(shí)現(xiàn)方法是在每個被傳送碼的左邊或右邊加上1位奇偶校驗(yàn)位“0”或“1”，若采用奇校驗(yàn)位，只需把每個編碼中1的個數(shù)湊成奇數(shù)；若采用偶校驗(yàn)位，只要把每個編碼中1的個數(shù)湊成偶數(shù)。，能實(shí)現(xiàn)奇偶校驗(yàn)碼和循環(huán)冗余CRC碼的設(shè)計。完成對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒Ｔ谠韴D設(shè)計階段，可以使用EDA中的仿真工具論證設(shè)計的正確性；在芯片設(shè)計階段，可以使用EDA中的芯片設(shè)計工具設(shè)計制作芯片的版圖：在電路板設(shè)計階段，可以使用EDA中電路板設(shè)計工具設(shè)計多層電路板。能全方位地利用計算機(jī)自動設(shè)計、仿真和調(diào)試。(3)Vf語句的行為描述能力和程序結(jié)構(gòu)，決定了它具有支持大規(guī)模設(shè)計的分解和對已有設(shè)計的再利用功能。在科研方面：主要利用電路仿真工具(EwB或PSPICE、VLOL等)進(jìn)行電路設(shè)計與仿真；利用虛擬儀器進(jìn)行產(chǎn)品調(diào)試；將O)LI)／FPGA器件的開發(fā)應(yīng)用到儀器設(shè)備中。 4. 主要特點(diǎn) 奇偶檢驗(yàn)電路只有找錯的功能，而沒有糾錯的功能 根據(jù)代碼中全部位數(shù)相加的“和”來進(jìn)行奇校驗(yàn)或偶校驗(yàn)。奇偶校驗(yàn)編碼方式和檢驗(yàn)電路只能測出一位出錯或者奇數(shù)個位錯誤，而不能檢測偶數(shù)個位出錯，也無法對出錯定位，無法自動校正錯誤能力。entity jicunqi_12
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1