【摘要】南京工程學(xué)院電力工程學(xué)院2021/2021學(xué)年第2學(xué)期實(shí)驗(yàn)報(bào)告課程名稱(chēng)電路實(shí)驗(yàn)Ⅱ?qū)嶒?yàn)名稱(chēng)EDA課程設(shè)計(jì)班級(jí)名稱(chēng)電力中外101學(xué)生姓名高九千方
2025-06-07 14:19
【摘要】一、設(shè)計(jì)題目及要求設(shè)計(jì)題目:數(shù)字跑表要求:1具有暫停,啟動(dòng)功能;2具有重新開(kāi)始功能;3用六個(gè)數(shù)碼管分別顯示百分秒,秒和分鐘。二、設(shè)計(jì)過(guò)程及內(nèi)容總體設(shè)計(jì):第一,對(duì)于要實(shí)現(xiàn)的暫停、啟動(dòng)和重新開(kāi)始功能,需要有一個(gè)控制模塊完成相關(guān)控制。第二由題意可知需要一個(gè)分頻模塊,將實(shí)驗(yàn)箱提供的頻率轉(zhuǎn)換為100HZ即數(shù)字跑表百分秒的頻率。第三是計(jì)時(shí)模塊,完成跑
2025-01-13 15:22
【摘要】正文一、設(shè)計(jì)思路II平臺(tái),利用DDS(直接數(shù)字信號(hào)合成)技術(shù),采用VHDL語(yǔ)言,設(shè)計(jì)一波形信號(hào)發(fā)生器。首先根據(jù)對(duì)各波形的幅度進(jìn)行采樣,獲得各波形的波形數(shù)據(jù)表,然后FPGA根據(jù)輸入的時(shí)鐘(頻率可根據(jù)要求可變)作為地址信號(hào),從FPGA數(shù)據(jù)線上輸出相應(yīng)的波形數(shù)據(jù),再送入實(shí)驗(yàn)板上的D/A轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換為模擬信號(hào),最后送入濾波電路濾波后輸出。:由斜降鋸齒波模塊(dj)、斜升鋸齒波模塊(
2025-03-23 00:27
【摘要】實(shí)驗(yàn)報(bào)告TannerPro集成電路設(shè)計(jì)與布局姓名:******學(xué)號(hào):********班級(jí):********專(zhuān)業(yè):************學(xué)院:************日期:設(shè)計(jì)簡(jiǎn)單邏輯電路:.inclu
2025-03-23 12:40
【摘要】《電子設(shè)計(jì)自動(dòng)化》課程設(shè)計(jì)題目:帶鬧鐘功能的數(shù)字石英時(shí)鐘電路院(系)信息科學(xué)與工程學(xué)院專(zhuān)業(yè)通信工程屆別2021級(jí)班
2025-06-06 14:22
【摘要】一、設(shè)計(jì)題目及要求設(shè)計(jì)題目:數(shù)字跑表要求:1具有暫停,啟動(dòng)功能;2具有重新開(kāi)始功能;3用六個(gè)數(shù)碼管分別顯示百分秒,秒和分鐘。二、設(shè)計(jì)過(guò)程及內(nèi)容總體設(shè)計(jì):第一,對(duì)于要實(shí)現(xiàn)的暫停、啟動(dòng)和重新開(kāi)始功能,需要有一個(gè)控制模塊完成相關(guān)控制。第二由題意可知需要一個(gè)分頻模塊,將實(shí)驗(yàn)箱提供的頻率轉(zhuǎn)換為100HZ即
2025-06-02 22:12
【摘要】厚德博學(xué)追求卓越模擬乘法器綜合應(yīng)用實(shí)驗(yàn)——調(diào)制與解調(diào)實(shí)驗(yàn)四厚德博學(xué)追求卓越模擬調(diào)制可分為線性調(diào)制和非線性調(diào)制,本次實(shí)驗(yàn)研究線性調(diào)制。線性調(diào)制的任務(wù)是把基帶信號(hào)的頻譜搬移到通帶頻譜上,以適應(yīng)(無(wú)線)信道的傳輸要求,或?qū)⒍嗦沸盘?hào)合并起來(lái)進(jìn)行多路傳輸。通過(guò)本實(shí)驗(yàn):1.加深理解振幅調(diào)
2025-07-23 13:24
【摘要】EDA課程設(shè)計(jì)報(bào)告課程:EDA技術(shù)實(shí)用教程學(xué)院:電子與信息工程學(xué)院目錄實(shí)驗(yàn)一、3-8譯碼器的仿真 5實(shí)驗(yàn)二、2選一多路選擇器 8實(shí)驗(yàn)三、十進(jìn)制計(jì)數(shù)器 10實(shí)驗(yàn)四、四選一多路選擇器 14實(shí)驗(yàn)五、ADC0809采樣狀態(tài)機(jī) 20實(shí)驗(yàn)六、1101001
2025-05-13 18:32
【摘要】《EDA技術(shù)》實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱(chēng): 8位二進(jìn)制全加器設(shè)計(jì)姓名:班級(jí):學(xué)號(hào):實(shí)驗(yàn)日期:2010-3-29指導(dǎo)教師:一、實(shí)驗(yàn)設(shè)計(jì)要求以一位二進(jìn)制全加器為基本元件,用例化語(yǔ)句寫(xiě)出8位并行二進(jìn)制全加器的頂層文件,并討論此加法器的電路特性。二、設(shè)計(jì)原理電路結(jié)構(gòu)圖或原理圖電路功能描述定義了8位二進(jìn)制全
2025-06-05 18:28
【摘要】多功能數(shù)字時(shí)鐘的設(shè)計(jì)1緒論本次設(shè)計(jì)的目的就是在掌握EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的初步使用基礎(chǔ)上,了解EDA技術(shù),加深對(duì)計(jì)算機(jī)體系結(jié)構(gòu)的理解。通過(guò)學(xué)習(xí)的VHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際,掌握所學(xué)的課程知識(shí),學(xué)習(xí)VHDL基本單元電路的綜合設(shè)計(jì)應(yīng)用。通過(guò)對(duì)實(shí)用數(shù)字鐘的設(shè)計(jì),鞏固和綜合運(yùn)用計(jì)算機(jī)原理的基本理論和方法,理論聯(lián)系實(shí)際,提高設(shè)計(jì)、分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)
2025-08-03 02:54
【摘要】一、設(shè)計(jì)要求 1二、設(shè)計(jì)原理及框圖 11、設(shè)計(jì)原理 12、結(jié)構(gòu)框圖 1三、設(shè)計(jì)過(guò)程 21、模塊化設(shè)計(jì) 22、頂層文件生成 3四、仿真調(diào)試過(guò)程 41、各模塊時(shí)序仿真圖 42、仿真過(guò)程中遇到的問(wèn)題 5五、設(shè)計(jì)體會(huì)及收獲 5一、設(shè)計(jì)要求1、穩(wěn)定的顯示時(shí)、分、秒。2、當(dāng)電路發(fā)生走時(shí)誤差時(shí),要求電路有校時(shí)功能。3、電路有整點(diǎn)報(bào)時(shí)功能
2025-01-16 04:54
【摘要】一、設(shè)計(jì)要求............................................................................................................1二、設(shè)計(jì)原理及框圖....................................................................
2025-06-06 15:35
【摘要】山東建筑大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)目錄摘要 1一、簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)原理 2 2 2二、各模塊程序及仿真 4: 4: 5 7三、仿真結(jié)果分析 10總結(jié)與致謝 13參考文獻(xiàn) 1413摘要EDA技術(shù)是以硬件語(yǔ)言為主要的描述方式,以EDA軟件為主要的設(shè)計(jì)軟件,以大規(guī)模課編程邏輯器
2025-01-13 15:30
【摘要】課程設(shè)計(jì)學(xué)生姓名:張啟學(xué)號(hào):B11041218專(zhuān)業(yè)班級(jí):自動(dòng)化工作單位:電氣工程與自動(dòng)化系指導(dǎo)教師:郭超題目:序列信號(hào)檢測(cè)器目錄摘要緒論
2025-01-16 14:59
【摘要】燕山大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)燕山大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)題目:電梯控制學(xué)院(系):電氣工程學(xué)院年級(jí)專(zhuān)業(yè):10級(jí)生物醫(yī)學(xué)工程2班學(xué)號(hào):100103040045學(xué)生姓名:
2025-01-13 15:25