【正文】 3 24 第 13 頁 共 37 頁 表 42: DS18B20 溫度數(shù)據(jù) 表 （ 3） 、 配置寄存器 。 其中行線與列線分別與按鍵的兩端相連。 圖 410 去抖邏輯框圖 該電路的 VHDL 程序如下： library ieee。 architecture behav of qudou is signal sig1,counter:std_logic_vector(3 downto 0)。)then if(tmp1=39。 if(sig2=39。 end if。 SCAN_CODE[7..0]輸出被按下鍵的鍵碼。 scan_code:out std_logic_vector(7 downto 0))。event and clky=39。139。 begin if(clky39。 sig_(0)=jt。)then if(sig1=39。event and clky=39。 else scan_code=11111111。模塊主要完成從鍵掃描碼到按鍵編碼的轉(zhuǎn)換。 end jmzh。 when 11011110=key_code=0100。 when 01111110=key_code=1100。 程序中采用 case 語句進(jìn)行按鍵編碼，也可以用 elsif 語句實(shí)現(xiàn)此段程序設(shè)計(jì)。 a,b:out std_logic_vector(3 downto 0)。 ca=39。139。 m1:=m1+1。139。 end if。年中 0表示閏年， 1表示平年；月中 0 表示 10 和 12 月， 1表示其它月份；二月中 1表示 2 月， 0表示其它月份。 ca:out std_logic)。 end if。 process(enl,clk,res) variable r0,r1:std_logic_vector(3 downto 0)。event and clk=39。 then if r0=sr0 and r1=sr1 then r0:=0001。 r1:=r1+1。 r1:=r11。 程序中第一個(gè)進(jìn)程主要是對日的長短的設(shè)置， sr0 和 sr1 分別是日的低位和高位的信號，它們的值 由輸入 sel[2..0]決定。仿真圖中有毛刺出現(xiàn)，但并不會 對本模塊的計(jì)數(shù)產(chǎn)生影響，滿足本設(shè)計(jì)的需要。 圖 422 動態(tài)掃描邏輯框圖 顯示模塊 本系統(tǒng) 選擇 7448 作為顯示譯碼電路 ， 選擇 數(shù)碼管 作為顯示單元電路。 編譯 MAX+PLUS II 的編譯器會檢測輸入文檔是否有語法或邏輯錯(cuò)誤，然后配置到一個(gè)Altera 器件中，所有的信息、錯(cuò)誤和警告將在自動打開的 Message Processor 信息處理窗口中顯示出來。除了一些顯而易見的語法錯(cuò)誤，還有一些失誤。 GW48 型 EDA 實(shí)驗(yàn)開發(fā)系統(tǒng)廣泛應(yīng)用于數(shù)字電路課程設(shè)計(jì)的硬件驗(yàn)證。選擇 MAX+plusII 項(xiàng)及其中的編程器 Programmer 選項(xiàng)，跳出如圖 51 左側(cè)所示的編程器窗口，然后選擇 Options 項(xiàng)的 Hardware Setup 硬件設(shè)置選項(xiàng)，其窗口如圖 左側(cè)所示?；旧线_(dá)到了此次設(shè)計(jì) 的要求。 (2).當(dāng)秒數(shù)顯示從 59 變到 0時(shí)，分計(jì)數(shù)模塊計(jì)數(shù)有點(diǎn)滯后。先是寫出各個(gè)模塊的代碼，編譯仿真無誤后再封裝成元器件，最后畫出原理圖就基本上完成了汽車信號燈控制器的總體設(shè)計(jì)。 。 經(jīng)過兩個(gè)月左右的設(shè)計(jì)實(shí)施，該作品終于按時(shí)完成，其功能基本上滿足設(shè)計(jì)要求。 此次萬年歷的設(shè)計(jì)主要重點(diǎn)在于各個(gè)模塊代碼的編寫，雖然基本上吧所有的功能都實(shí)現(xiàn) 了，但是對于各個(gè)模塊的優(yōu)化還有一定的缺陷。到此為止，完整的設(shè)計(jì)流程已經(jīng)結(jié)束。 該電路是在經(jīng)過相應(yīng)的軟件設(shè)計(jì)和調(diào)試后將程序下載到芯片 EPF10K10LC843 中使用，然后進(jìn)行引腳鎖定再將芯片插入到 B2中，連接好 EDA 試驗(yàn)箱的各個(gè)模塊便可以進(jìn) 行硬件檢測了。這就必須根據(jù)評估板、開發(fā)電路系統(tǒng)或 EDA 實(shí)驗(yàn)板的要求對設(shè)計(jì)項(xiàng)目輸入輸出引腳賦予確定的引腳，以便能夠?qū)ζ溥M(jìn)行檢測。 在設(shè)計(jì)檢測過程中，需要對每個(gè)模塊都進(jìn)行編譯。然后在圖形輸入方式下，對頂層文件進(jìn)行仿真驗(yàn)證，系統(tǒng)所要求的功能得到成功實(shí)現(xiàn)后就可以下載到試驗(yàn)箱上進(jìn)行硬件驗(yàn)證了。 第 31 頁 共 37 頁 圖 421 年模塊仿真時(shí)序圖 動態(tài)掃描及顯示電路設(shè)計(jì)與 實(shí)現(xiàn) 動態(tài)掃描模塊 該模塊的主要功能是將計(jì)數(shù)器的輸出轉(zhuǎn)換為能夠作為數(shù)碼管的邏輯狀態(tài)碼，并且產(chǎn)生數(shù)碼管的片選信號和位選信號 。其 VHDL 程序描述見附錄。 end process。 elsif r00000 then r0:=r01。039。 or enl=39。039。 end if。 if sel=011 then sr0=0000。 sel:in std_logic_vector(2 downto 0)。分計(jì)數(shù)和時(shí)計(jì)數(shù)模第 26 頁 共 37 頁 塊的設(shè)計(jì)原理與秒模塊的類似。 end if。 end if。 if m01001 then m0:=m0+1。039。 then m0:=0000。 use 。 end process。 when 10111011=key_code=1010。 when 11101011=key_code=0010。 scan_code:in std_logic_vector(7 downto 0)。 end behav。)then scan_code=row amp。 end process。event and clky=39。 for i in 3 downto 1 loop sig_(i)=sig_(i1)。 end process。 counter=00。 tmp=row(0) and row(1) and row(2) and row(3)。 row:in std_logic_vector(3 downto 0)。 Key_pre 是去抖模塊輸出的有按鍵按下的信號作為啟動按鍵掃描的使能信號。139。 end if。event and clk1=39。 key_pre:out std_logic)。這樣就消除了按鍵的機(jī)械抖動。下面先介紹鍵盤接口電路的工作原理 ，如圖 49。 （ 2） 、 溫度傳感器 。 （ 4） 、 DS18B20 在使用 方便簡單，它 不需要 添加 任何外圍元件， 傳感元器件和溫 度轉(zhuǎn)電路全部集成在器件中。由于這里測的是空氣的溫度，所以選擇用接觸式傳感器。 圖 42 分頻電路模塊 分頻電路 石英晶體 振蕩電路 秒信號 第 9 頁 共 37 頁 圖 43 分頻模塊電路設(shè)計(jì) 其內(nèi)部結(jié)構(gòu)圖見圖 43。這些控制信號由一個(gè) 44 矩形鍵盤輸入。 主要包括時(shí)間基準(zhǔn)電路、計(jì)數(shù)器電路、控制電路、譯碼和顯示電路。 (3).可編程內(nèi)部連線 PI。軟硬件相結(jié)合，層次分明，結(jié)構(gòu)清晰。此方法第 4 頁 共 37 頁 運(yùn)用了當(dāng)前最常見的 C語言，方案較簡潔，不過 C 語言難以掌握，因此本設(shè)計(jì)不采用此方法。（ 3） VHDL 不依賴與特定的器件，方便了工藝的轉(zhuǎn)換。 可編程邏輯器件自 EDA 誕生以來，經(jīng)歷了 PLA、 PAL、 GAL、 CPLD、 FPGA 幾個(gè)階段。 數(shù)字化的日歷具有功耗低、多功能化、一勞永逸等優(yōu)點(diǎn)，因此數(shù)字化的日歷必將取代傳統(tǒng)的日歷走入尋常百姓家。我采用 的是數(shù)字溫度傳感器 DS18B20和 FPGA組成的溫度采集系統(tǒng)，此系統(tǒng)具有硬件電路簡單，抗干擾能力強(qiáng)等優(yōu)點(diǎn)。在信息技術(shù)的今天，集成電路逐漸的趨向于系統(tǒng)化、微尺寸化、低功耗高集成化，因此，高密度可編程邏輯器件和 VHDL越來越得到設(shè)計(jì)者的青睞。第 1 頁 共 37 頁 基于 FPGA 的多功能萬年歷 1. 緒 論 現(xiàn)代科技在不斷進(jìn)步電子技術(shù)在不斷發(fā)展，電子產(chǎn)品設(shè)計(jì)復(fù)雜程度也在不斷增加。而對于大規(guī)模的、復(fù)雜的系統(tǒng)，如果用純原理圖設(shè)計(jì)方法的話的，由于種種條件和環(huán)境制約，會導(dǎo)致工作效率底而且容易出錯(cuò)的等缺點(diǎn)。本系統(tǒng)還能實(shí)時(shí)的顯示當(dāng)前的溫度，擴(kuò)展了萬年歷的功能。 隨著 科技的發(fā)展和社會的進(jìn)步，人們對數(shù) 化日歷 的要求也越來越高 ?，F(xiàn)在電子產(chǎn)品都在趨于數(shù)字化，基于 EDA 的數(shù)字系統(tǒng)的設(shè)計(jì)具有很大的應(yīng)用市場。 （ 2） VHDL 可以用簡潔的代碼來描述復(fù)雜的控制邏輯設(shè)計(jì)，靈活且方便。其中單片機(jī)系統(tǒng)作為中央處理單元，根據(jù)邏輯開關(guān)輸入的信號轉(zhuǎn)換為顯示部分能識別的方式傳遞給顯示部分，顯示部分接到傳來的指示信 號做出相應(yīng)的顯示。最后借助 EDA實(shí)驗(yàn)箱實(shí)現(xiàn)硬件仿真的功能。