【正文】 體市場(chǎng)的廣泛需求。 AVS是中國(guó)自主制定的擁有自主知識(shí)產(chǎn)權(quán)的音視頻編碼技術(shù)標(biāo)準(zhǔn)，是由國(guó)家信息產(chǎn)業(yè)部科學(xué)技術(shù)司于 2020 年 6 月批準(zhǔn)成立的數(shù)字音視頻編解碼技術(shù)標(biāo)準(zhǔn)工作組所 制定的。所謂更高的性能包括更高的壓縮比，保持高清晰的畫(huà)質(zhì)以及低比特率視頻流的應(yīng)用。在如此高的壓縮比之下，仍然可以保持極佳的畫(huà)質(zhì) [6]． 。該專(zhuān)家組于 1993年 11月與 ISO的 MPEG專(zhuān)家組聯(lián)合提 出了 ，這一草案最終發(fā)展成為 標(biāo)準(zhǔn)，也就是 MPEG2 標(biāo)準(zhǔn)的視頻部分。以下闡述各個(gè)標(biāo)準(zhǔn)的產(chǎn)生與發(fā)展歷程 [4]． 。并介紹了對(duì)模塊進(jìn)行了純軟件環(huán)境和實(shí)現(xiàn)后驗(yàn)證的方法，以確保模塊內(nèi)部邏輯和在平臺(tái)環(huán)境中工作的正確性。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 浙江大學(xué)碩士學(xué)位論文 摘 要 視頻編解碼技術(shù)在日新月異的飛速發(fā)展，為了迎合高速發(fā)展的多媒體和集成電路技術(shù)，現(xiàn)在的 VLSI 開(kāi)發(fā)需要大大縮短其開(kāi)發(fā)周期以提高競(jìng)爭(zhēng)地位。 1 碩 士 學(xué) 位 論 文 論文題目 高性能視頻開(kāi)發(fā)驗(yàn)證平臺(tái)系統(tǒng)的設(shè)計(jì) __ 浙江大學(xué)碩士學(xué)位論文 High Performance Video Development and Verification Platform Written by QingXiao Jiang Directed by Prof. Yu Lu Department of Information Science and Electronic Engineering Zhejiang University Hangzhou, 310027 February 2020 Submitted in conformity with the requirements for the degree of master in Zhejiang University 1 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。一般來(lái)說(shuō)，隨著某個(gè)高級(jí)視頻解碼標(biāo)準(zhǔn)的提出，總會(huì)在第一時(shí)間有相應(yīng)的硬件解碼器結(jié)構(gòu)。本文還給出了 MPEG4 編解碼芯片開(kāi)發(fā)系統(tǒng)、高 性能視頻開(kāi)發(fā)驗(yàn)證平臺(tái)和 SMIC m 單元庫(kù)三者在統(tǒng)一的約束條件下綜合后的比較結(jié)果。 1988年， ITUT開(kāi)始制訂“ p 64kbit/s 視聽(tīng)業(yè)務(wù)的視頻編解碼器”的國(guó)際標(biāo)準(zhǔn) 建議。 MPEG2在 1995 年成為國(guó)際標(biāo)準(zhǔn)，其目的是達(dá)到高級(jí)工業(yè)標(biāo)準(zhǔn)的圖像質(zhì)量以及更高的傳輸率。 也是 ITU 制定的低比特率視頻信號(hào)壓縮標(biāo)準(zhǔn)，可以應(yīng)用于 PSTN 和移動(dòng)通信網(wǎng)。 對(duì)于這樣一個(gè)新的標(biāo)準(zhǔn) —— 高級(jí)視頻編碼（ AVC）的研究可以一直追溯到 1995年。目前 ,AVS標(biāo)準(zhǔn)中涉及視頻壓縮編碼的有兩個(gè)獨(dú)立的部分 : AVS第二部分 (AVS1P2),主要針對(duì)高清晰度數(shù)字電視廣播和高密度存儲(chǔ)媒體應(yīng)用； AVS第七部分主要針對(duì)低碼率、低復(fù)雜度、較低圖像分辨率的移動(dòng)媒體應(yīng)用 [14]． 。因此，基于硬件的專(zhuān)用視頻編解碼器有著廣闊的前景 [16]． 。同時(shí)隨著 FPGA工藝的成熟，大容量 FPGA的出現(xiàn)為視頻處理等大規(guī)模芯片的設(shè)計(jì)提供了良好的開(kāi)發(fā)和仿真驗(yàn)證平臺(tái)。所以如果設(shè)計(jì)中使用到大量觸發(fā)器，那么使用 FPGA 就是一個(gè)很好選擇。 SYNOPSYS 提供的 Behavior Compiler就是專(zhuān)門(mén)完成行 為級(jí)優(yōu)化與 RTL級(jí)轉(zhuǎn)化的工具。功能測(cè)試就是為了檢驗(yàn)線路的邏輯，時(shí)序等是否正確。這一步主要是進(jìn)行時(shí)序模擬，考察在 增加連線時(shí)延后，設(shè)計(jì)的時(shí)序是否仍然滿(mǎn)足設(shè)計(jì)要求。 FPGA設(shè)計(jì)軟件的功能非常強(qiáng)大，能自動(dòng)的對(duì)用戶(hù)輸入的電路圖，或硬件描述語(yǔ)言程序進(jìn)行翻譯，然后進(jìn)行布局布線，利用設(shè)計(jì)庫(kù)中大量的復(fù)雜宏函數(shù)幫助用戶(hù)優(yōu)化設(shè)計(jì)。除電路圖外還支持狀態(tài)機(jī)產(chǎn)生、 IP 核和 DSP 設(shè)計(jì)，包括定時(shí)分析器，約束編 輯器等等非常強(qiáng)大的功能來(lái)輔助用戶(hù)設(shè)計(jì)。 1） 可編程結(jié)構(gòu) [17]． 可編程結(jié)構(gòu)是一個(gè)通用平臺(tái)，提供靈活的各種算法實(shí)現(xiàn)可能性，其實(shí)質(zhì)是設(shè)計(jì) 執(zhí)行指令的硬件核（如 RISC核） [19]． ，通過(guò)在其上運(yùn)行程序?qū)崿F(xiàn)解碼功能。 ? 存儲(chǔ)結(jié)構(gòu)設(shè)計(jì)：由于視頻圖像處理的數(shù)據(jù)量非常大，存儲(chǔ)結(jié)構(gòu)對(duì)系統(tǒng)的整體性能影響相當(dāng)大。 3）混合結(jié)構(gòu) [26]． 如前所述，隨著編碼效率的提高和許多新功能的加入，視頻編解碼標(biāo)準(zhǔn)的算法變得越來(lái)越復(fù)雜，對(duì)運(yùn)算的需求也越來(lái)越大。于是，它內(nèi)部既有可編程核，用于處理復(fù)雜的高級(jí)任務(wù)，同時(shí)又有專(zhuān)用處理模塊，處理中、低級(jí)任務(wù)。 圖 12是一個(gè)混合結(jié)構(gòu)的 MPEG4編碼器的例子： R IS C C ach e D M A M EM IF M otion Est imat or M otion C omp en sat or S h ar e M em ory T ext u r e Block En gine Bit st r eam G en erat or P r ogram D ata Bit st r eam S h ar e R IS C BU S S H A R E BU S D A T A BU S 圖 12混合結(jié)構(gòu) MPEG4編 碼器結(jié)構(gòu) 在這個(gè)結(jié)構(gòu)中， RISC 負(fù)責(zé)系統(tǒng)的宏塊級(jí)的流水安排，編碼模式?jīng)Q定，運(yùn)動(dòng)矢量編碼等等高層任務(wù)。而對(duì)于較低的檔次不考慮形編碼的情況，運(yùn)動(dòng)估計(jì)對(duì)于運(yùn)算的集中需求更是顯著。 專(zhuān)用視頻解碼器結(jié)構(gòu)與可編程結(jié)構(gòu)相比，其硬件消耗小，處理速度高，但它的可擴(kuò)展性差。對(duì)于圖像格式比較大的碼流，為了保證解碼任務(wù)的適時(shí)性，必須提高軟件的并行度，這給編制程序帶來(lái)了很大困難。為適應(yīng)市場(chǎng)的快節(jié)奏，減少前期的設(shè)計(jì)成本、回避設(shè)計(jì)風(fēng)險(xiǎn)， FPGA 是一個(gè)最好的選擇。 FPGA 的規(guī)模發(fā)展到 1000 萬(wàn)門(mén)以上的水平。有時(shí)候也可能要回到第二步，從算法實(shí)現(xiàn)上加以調(diào)整。制造測(cè)試則是針對(duì)半導(dǎo)體工藝而設(shè)計(jì)的，目的是實(shí)現(xiàn)高的故障覆蓋率。 Logic Optimization） —— 選定工藝庫(kù)，確定約束條件，將 RTL級(jí)的 HDL代碼映射到具體的工藝加以實(shí)現(xiàn)。一段 HDL 代碼可以通過(guò)邏輯綜合工具綜合為一個(gè) FPGA電路，也可綜合成某一生產(chǎn)工藝所支持的專(zhuān)用集成電路，即 ASIC 電路。 ASIC 的特點(diǎn)是面向特定用戶(hù)的需要，其品種多、批量少，要求設(shè)計(jì)和生長(zhǎng)周期短，它作為集成電路技術(shù)與特定用戶(hù)的整機(jī)或系統(tǒng)技術(shù)緊密結(jié)合的產(chǎn)物，與通用集成電路相比，具有體積小、重量輕、功能強(qiáng)、保密性強(qiáng)、成本低等優(yōu)點(diǎn)。一般來(lái)說(shuō)，設(shè)計(jì)視頻編碼芯片有三個(gè)推動(dòng)因素：首先是視頻編碼算法得到了重大的發(fā)展，在取得高壓縮比的同時(shí)又能保持良好的圖像質(zhì)量。因此在高分辨率應(yīng)用中，其壓縮效率明顯比現(xiàn)在在數(shù)字電視、光存儲(chǔ)媒體中廣泛應(yīng)用的MPEG2提高一個(gè)層次。 最終，在 2020年，兩個(gè)內(nèi)容完全相同的標(biāo)準(zhǔn)產(chǎn)生了，一個(gè)是 MPEG4 第 10 部分，一個(gè)是 ITUT 標(biāo)準(zhǔn)（ ITUT 的文件編號(hào)就是 ） [12]． [15]． 。在任何一種比特率的情況下， 的性能都優(yōu)于 。目前， MPEG2已得到廣泛的應(yīng)用，如美國(guó)、歐洲、日本在 DVD和數(shù)字電視廣播方面都采用了 MPEG2壓縮技術(shù)。隨后的各種視頻標(biāo)準(zhǔn)都采用或擴(kuò)展了 CIF格式。 關(guān) 鍵詞：視頻編解碼器、開(kāi)發(fā)驗(yàn)證平臺(tái)、高性能 浙江大學(xué)碩士學(xué)位論文 ABSTRACT Video coding technique is developing fastly in recent years. A short design period of VLSI is required for petition reasons. The FPGA based development and verification systems are very useful for many applications considering of its lowprice and fast verification. With the development of new video coding standard, the plexity and circuit density of the video codecs are much higher than before. There is clear requirement for highperformance FPGAbased video development and verification system. This thesis introduces an FPGA based high performance video development and verification platform. This platform is designed based on the original MPEG4 video codec ASIC development system. The high performance video development and verification platform aimed at high 4:4:4 Profile Level 4 or AVS Jizhun Profile Level etc. video codec design and verification. It supports the resolution of 1920 1080(4:4:4). The key features for this platform are listed as follow, ? Largescale and highspeed programmable logic, ? Largescale and highspeed onboard memory ? Highspeed data transaction port, ? Different type video in/out ports, ? Largenumber of test ports and tools, ? Interface driving modules, and ? Compatibility to early version. This thesis also introduces the development process of AVS D1 decoder and the AVS motion vector prediction module (AGU) based on this high performance video development and verification platform. The way of software and afterimplementation verification processes of the AGU is also introduced. Finally, parisons of synthesis with the same constrain are given among the MPEG4 codec development system, high performance video development and verification platform and SMIC m cell library. Keywords： Video codec, Development and verification platform, High performance 浙江大學(xué)碩士學(xué)位論文 目 錄 摘 要 ............................................................................................................................. 1 ABSTRACT ..................................................................................................................... 3 目 錄 ............................................................................................................................. 4 圖表目錄 .......................................................................................................................... 6 第 1 章 緒 論 ................................................................................................................. 8 視頻編碼標(biāo)準(zhǔn)的發(fā)