【正文】 感謝培育我多年的湖南工程學(xué)院和湖工的老師們！ 特別是劉建老師，我在平時由于不認(rèn)真學(xué)習(xí)，所以對軟件的操作十分生疏，在劉建老師的親切的指導(dǎo)下，我不但完成了畢業(yè)設(shè)計，還學(xué)到了很多寶貴的知識。由于比較生疏，我看得似懂非懂，最后在劉建老師的幫助下了解了課題的深層次的含義，還學(xué)到了 Candence 軟件的一些簡單操作和應(yīng)用。而對更低的電路消耗和更大的社交靈活性的要求又導(dǎo)致另一種新工藝的產(chǎn)生，這種工藝能夠同時制 造 NMOS 晶體管和 PMOS 晶體管，因而被稱為互補型金屬氧化物半導(dǎo)體（ CMOS）。 電感式一種十分有用的電路元器件。它們是靜電場中 23 儲存能量的體積較大的器件 。 版圖的設(shè)計 在我們進行版圖設(shè)計時， LSW 中可以看到有很好層次的圖案，為了簡單起見，以下僅列出繪制我們這個版圖所需的最少版圖層次。 在差分邏輯中，具有高度匹配的路徑長度和連線導(dǎo)線是關(guān)鍵。離發(fā)熱點遠(yuǎn)的器件要比離發(fā)熱點近的器件影響要小。當(dāng)這些電阻開始被腐蝕的時候，位于中間的器件所處的環(huán)境肯定與兩邊的不同，位于兩邊的器件所受的腐蝕會比中間的器件多一些，這一點點的區(qū)別也許會對匹配產(chǎn)生非常不可預(yù) 知的結(jié)果。這種方 法節(jié)省了接觸電阻的總數(shù)使其所占的比例減少，面積也相當(dāng)，現(xiàn)在占主導(dǎo)地位的是電阻器件本身的薄層電阻。即使你將兩個需要匹配的器件放的很近，我們也仍然無法保證它們的一致性。 167。 按照上面對稱性 的 內(nèi)容， 差分電路中的 M M4管是差分信號輸入端， 15 (a) (b) (c) (d) 放置的方式會在很大程度上影響電路的性能。 4個器件的匹配性就會變差。 對稱性設(shè)計 對稱性 能夠減少差分電路產(chǎn)生的失調(diào)電壓，還可以抑制共模噪聲和偶次非線性效應(yīng)， 減小電路對溫度的敏感度。生產(chǎn)半導(dǎo)體時若采用較為潔凈的工藝，會有助減少這類噪聲。 噪聲處理 在設(shè)計低噪聲放大器之前，必須仔細(xì)審視源自放大器的噪聲，一般來說，放大器的噪聲主要來自四個方面： 熱噪聲 (Johnson)：由于電導(dǎo)體內(nèi)電流的電子能量不規(guī)則波動產(chǎn)生的具有寬帶特性的熱噪聲，其電壓均方根值的正方與帶寬、電導(dǎo)體電阻及絕對溫度有直接的關(guān)系。 版圖布局 在模擬電路版圖設(shè)計中，首先應(yīng)該考慮的是器件的整體布局。 以前片上螺旋電感通常使用 GaAs 工藝實現(xiàn)。同樣，鍵合線電感由于其電感值的精確度很低，不易控制而限制了使 用。這種電容的串聯(lián)電阻很大，品質(zhì)因子很低，在低噪聲放大器中很少用到。其中層間金屬 金屬電容最常見，其優(yōu)點 是串聯(lián)寄生電阻很小，以及很低的溫度系數(shù)。也可以通過刻蝕多晶把它變薄來達(dá)到增加電阻的目的。 CMOS工藝中的電 阻 集成電路 中的電阻分為無源電阻和有源電阻，無緣電阻通常采用摻雜半導(dǎo)體或合金材料制作而成，而有緣電阻則是將晶體管進行適當(dāng)?shù)倪B接和胼胝，利用晶體管在不同的工作區(qū)所表現(xiàn)出來的不同電阻特性來做電阻。 (3) 每個模塊的設(shè)計包括電路 (Schematic) 設(shè)計和版圖 (Layout) 設(shè)計 ,兩者密不可分 ,電路圖與版圖都是模塊中的 View。在著手設(shè)計之前，應(yīng)先拿到準(zhǔn)備去投產(chǎn)的硅片生產(chǎn)廠的設(shè)計規(guī)則．并以他作為整個設(shè)計過程的參考。此參數(shù)對應(yīng)不同的工藝有著不同的微米值。對于一種工藝，當(dāng)確定其設(shè)計規(guī)則時，要考慮的因素有掩膜的對準(zhǔn)、掩膜的非線性、片子的彎曲度、外擴散 (橫向擴散 )、氧化生長剖面、橫向鉆蝕、光學(xué)分辨率以及他們與電路的性能和產(chǎn)量的關(guān)系。因為手工設(shè)計方法不可避免的會產(chǎn)生誤會，因此，必須在版圖編輯后進行版圖驗證。 版圖設(shè)計方法 可以從不同角度對版圖設(shè)計方法進行分類。會產(chǎn)生寄生參數(shù)．它們分別為：寄生電容、寄生電感和寄生電阻。 (2)Electrical Rules Checker檢查線路短路，線路開 路和 noating結(jié)點。焊盤的布局還應(yīng)該便于 測試 ， 特別是晶上測試。安全可靠，但價格較昂貴。 集成電路版圖設(shè)計 集成電路設(shè)計的流程：系統(tǒng)設(shè)計、邏輯設(shè)計、電路設(shè)計 (包括：布局布線驗證 )、版圖設(shè)計版圖后仿真 (加上寄生負(fù)載后檢查設(shè)計是否能夠正常工作 )。單個芯片上已經(jīng)可以制作含幾百萬個晶體管的一個完整的數(shù)字系統(tǒng)或數(shù)?；旌系碾娮酉到y(tǒng)。但它的最大弱點是單晶材料的價格太貴。然而。 l、 si基材料器件 si基材料器件的優(yōu)點在于工藝成熟、材料成本低、集成度高。 GaAs的電予遷移率比硅高數(shù)倍，而半絕緣單晶體的電阻率又比硅高幾個數(shù)量級，它不僅是微波器件的理想材料，也可以做為微波平面?zhèn)鬏斁€的介質(zhì)基片，因而 GaAs幾乎成為 MMIC 的唯一材料。低頻集 成電路是把有源、無源器件和連線都傲在半導(dǎo)體芯片上，而微波集成電路傳輸線 電路采用分布參數(shù)的平面?zhèn)鬏斁€ (主要是微帶線 )，微波半導(dǎo)體器件仍是單獨封裝之后再焊接到電路中。 關(guān)鍵詞：集成電路、版圖、低噪聲放大器 2 Abstract Integrated circuit layout design is a very new field, although mask design has 30 years of history, but until recently bee a professional. Integrated circuit layout design is the design ideas into the process of design drawing, including digital circuit and analog circuit design. Based on analog circuits, discusses the layout design process, the method and how to reasonable layout, through the design of high performance, low power consumption,lowcost,practicalandreliableworkchiplayout. Low noise amplifier in any rf receive system located in front of the system, the system of rf receive rx sensitivity and the noise performance of a high low noise amplifier, the design and development of the key is developed with low noise high gain active ponents. Keywords: integrated circuits, layout, low noise amplifier 3 第一章 緒論 167。 15 167。 14 167。 13 167。 噪聲處理 11 167。 CMOS 工藝中的原器件 6 167。 3 167。 4 第二章 集成電路版圖設(shè)計方法與技巧 12 167。 13 167。 版圖的設(shè)計 集成電路版圖設(shè)計是把設(shè)計思想轉(zhuǎn)化為設(shè)計圖紙的過程，包括數(shù)字電路和模擬電路設(shè)計。微波固體有源器件包括肖特 基勢壘混頻二極管，開關(guān)用的 PIN管，用于倍頻及參量放大的變?nèi)莨?，?fù) 擔(dān)振蕩 用的耿氏二極管，雪崩二極管，三極管類包括雙極型平面三極管和場效應(yīng)管；平 面?zhèn)鬏斁€主要是微帶線，同時配合使用槽線與平面線。 167。低噪聲放大器在任何微波接收系統(tǒng)中都處于前端位置，由于微波系統(tǒng)的噪聲系數(shù)基本上都取決于前級放大器的噪聲系數(shù)，因此，低噪聲放大器決定了整機接牧靈敏度和噪聲性能。 HEMT不僅具有比 MEsFET更低的噪聲，而且具有優(yōu)異的功率性能。主要原因在于 InP材料基片上可生 長出遷移率比 GaAs和 GeSi等材料更高的 InGaAs女 39。 6 第二章 集成電路版圖設(shè)計方法與技巧 167。 布線 ： 完成模塊間的互連，并進一步優(yōu)化布線結(jié)果。 版圖設(shè)計軟件通常為 Cadence．它是一個大型的 EDA軟件。了解該芯片的電源線和地線一共有幾組．每組之間各自是如何分布在版圖上的 ?IC工程師要求的工作進度與自己預(yù)估的進度有哪些出入 ? 全局設(shè)計：這個布局圖應(yīng)該和功能框圖或電路圖大體一致．然后根據(jù)模塊的面積大小進行調(diào)整。能夠進行復(fù)雜的識別工作，在生成最終送交的圖形之前進行檢查。少的話就有短路的地方；對照原理圖。 布局時注意：更改原理圖后一定記得 check and save；完成每個 cell后要歸原點；盡量用最上層金屬接出 PIN；金屬上走過的電壓很大時，為避免尖角放電，拐角處用斜角，不能走 90度 的直角。這是一種廣泛使用在微機上的交互圖形編輯器。而工藝工程師卻希望是一個高成品率的工藝。解決問題的方法一種是使用高級的