【正文】 在本系統(tǒng) 中，AT89C2051 為主器件， DS1302 為從器件，主器件在總線上產(chǎn)生時鐘脈沖、尋址信號、數(shù)據(jù)信號等，而從器件則相應(yīng)接收數(shù)據(jù)、送出數(shù)據(jù) [9]。從而可以實現(xiàn)打鈴、息鈴、播放廣播體操等 節(jié)目 的控制 [8]。調(diào)整好時間之后，該控制系統(tǒng)將從當(dāng)前設(shè)定的時間開始自動運行，直到下次人為改變時間設(shè)置。 上面所列出的程序模塊 “ Write_Enable” 、 “ Write_Disable” 、 “ Osc_Enable” 、“ Osc_Disable” 與單字節(jié)寫入模塊 “ Write_Singlebyte” 的程序架構(gòu)完全相同，僅只是幾個入口參數(shù)不同，此處是為了強調(diào)功能使用的不同才將其分為不同模塊，另外，與涓流充電相關(guān)的設(shè)定也是單字節(jié)操作方式。其源程序清單在附錄中給出。簡單說明如下： (1)數(shù)據(jù)輸入 ： 在輸入寫命令字節(jié)的 8 個 SCLK 周期之后，數(shù)據(jù)字節(jié)在后 8 個 SCLKVcc2 Vcc1 X1 SCLK X2 I/O GND /RST +5V RST 18PF 18PF KHZ SCLK /RST R//W A0 A1 A2 A3 A4 R//C 1 I/O 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 命令字 數(shù)據(jù) 圖 27 DS1302 的讀 /寫數(shù)據(jù)時序圖 石家莊鐵道學(xué)院畢業(yè)設(shè)計 13 周期的上升沿輸入，從低位開始輸入數(shù)據(jù)。 DS1302 與 RAM 相關(guān)的寄存器分為兩類：一類是單個 RAM 單元，共31 個，每個單元組態(tài)為一個 8 位的字節(jié)，其命令控制字為 C0H～ FDH，其中奇數(shù)為讀操作，偶數(shù)為寫操作；另一類為突發(fā)方式下的 RAM 寄存器，此方式下可一次性讀寫所有的 RAM 的 31 個字節(jié)，命令控制字為 FEH(寫 )、 FFH(讀 )[4]。 DS1302的數(shù)據(jù)輸入輸出 (I/O) 在控制指令字輸入后的下一個 SCLK 時鐘的上升沿時，數(shù)據(jù)被寫入 DS1302，數(shù)據(jù)輸入從低位即位 0 開始。當(dāng) RST 為高電平時，所有的數(shù)據(jù)傳送被初始化，允許對 DS1302 進(jìn)行操作。它廣泛應(yīng)用于電話、傳真、便攜式儀器以及電池供電的儀器儀表等產(chǎn)品領(lǐng)域。 石家莊鐵道學(xué)院畢業(yè)設(shè)計 5 圖 22 AT89C2051 內(nèi)部振蕩電路與外部時鐘驅(qū)動電路 AT89C2051的主要性能參數(shù) 主要性能參數(shù) ： (1)與 MCS51 產(chǎn)品指令系統(tǒng)完全兼容 (2)2k 字節(jié)可重擦寫閃速存儲器 (3)1000 次擦寫周期 (4)~6V 的工 作電壓范圍 (5)全靜態(tài)操作 ： 0Hz~24MHz (6)兩級加密程序存儲器 (7)128*8 字節(jié)內(nèi)部 RAM (8)15 個可編程 I/O 口線 (9)兩個 16 位定時 /計數(shù)器 (10)6 個中斷源 (11)可編程串行 UART 通道 (12)可直接驅(qū)動 LED 的輸出端口 (13)內(nèi)置一個模擬比較器 (14)低功耗空閑和掉電模式 功能特性概述 ： AT89C2051 提供以下標(biāo)準(zhǔn)功能 ： 2k 字節(jié) Flash 閃速存儲器 ， 128 字節(jié)內(nèi)部 RAM，15 個 I/O 口線，兩個 16 位定時 /計數(shù)器，一個 5 向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，內(nèi)置一 個精密比較器 、 片內(nèi)振蕩器及時鐘電路。 P3 口還用于實現(xiàn) AT89C2051 特殊的功能，如表 21 所示： 表 21 P3 口功能特性 口引腳 功能特性 RXD（串行輸入口） TXD（串行輸出口） /INT0（外中斷 0） /INT1（外中斷 1） T0（定時 /計數(shù)器 0 外部輸入） T1（ 定時 .計數(shù)器 1 外部輸入） P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 引腳功能說明 ： (1)Vcc：電源電壓 (2)GND：地 (3)P1 口： P1 口是一組 8 位雙向 I/O 口， ~ 提供內(nèi)部 上拉電阻， 和 內(nèi)部無上拉電阻，主要是考慮它們分別是內(nèi)部精密比較器的同相輸入端 (AIN0)和反相輸入端 (AIN1)，如果需要應(yīng)在外部接上拉電阻 。這些電路的接口簡單、價格低廉、使用方便，被廣泛地采用。既激活學(xué)生的藝術(shù)細(xì)胞，又達(dá)到優(yōu)化育人環(huán)境，陶冶學(xué)生情操的效果。且不說人工打鈴的繁瑣，鈴聲的單調(diào)和乏味，光是那突然驟響的刺耳鈴聲就常常激起周圍居民的不滿。 該 系統(tǒng)設(shè) 有 3 個按鈕， 可以隨時調(diào)整 當(dāng)前 時間 ，以保證時間 與標(biāo)準(zhǔn)時間相吻合 ，且 采用 DS1302 高性能時鐘芯片 ，從而保證了時 鐘 顯示 的精度和可靠性 。 這種電子鐘 具 備顯示 時 、 分 、 秒 的功能，還可以 對 時 、 分 、秒進(jìn)行 校對，片選的靈活性好。 有教育專家建議，學(xué)校教 育理應(yīng)彰顯“人”的個性，并從“小”處做起。 五、進(jìn)度計劃 第 1 周 第 2 周 ：熟悉設(shè)計任務(wù)書、查閱有關(guān)技術(shù)資料，構(gòu)思設(shè)計方案，細(xì)化設(shè)計目標(biāo)。 (4)能夠通過簡單的幾個按鍵隨時調(diào)整時間。 三、主要技術(shù)指標(biāo) (1)全日歷計時。 第 3 周 第 7 周 ：硬件電路設(shè)計制作及調(diào)試。推進(jìn)素質(zhì)教育，于 細(xì)微之處加強對學(xué)生的人文關(guān)懷，起到潤物無聲的育人目的。 隨著科學(xué)技術(shù)的迅速發(fā)展，電子時鐘正迅速取代紙質(zhì)日歷、年歷和一般機械電子時鐘，以其 走時準(zhǔn)確、功能多樣、外觀時尚、使用方便，深受消費 者的青睞。整個系統(tǒng)采用市電通過電源適配器供電，由于 DS1302 時鐘 芯片 有備用電池供電 功能 ， 所以當(dāng)市電停電時，不但整個控制系統(tǒng)所有數(shù)據(jù)不會丟失，而且可以照常運行，這樣 再次 上電后 就 不用 再 調(diào)整時間 了 。多年來，中國各地從大學(xué)到小學(xué)乃至幼兒園，從城市 到農(nóng)村，從冬到夏，那特有的鈴聲響遍了大江南北，成了學(xué)校的特色和“ 專利 ” 。無形之中推進(jìn)了素質(zhì)教育，營造良好的校園氛圍。 石家莊鐵道學(xué)院畢業(yè)設(shè)計 2 論文研究內(nèi)容及創(chuàng)新點 主要內(nèi)容 該論文主要研究如何根 據(jù)學(xué)校、工廠等單位的作息時間 表 而實現(xiàn)準(zhǔn)時打鈴，播放音樂和廣播體操以及 其他節(jié)目等 。 P1 口輸出緩沖器可吸收 20mA電流并可直接驅(qū)動 LED。 (5)RST：復(fù)位輸入。同時， AT89C2051 可降至0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式 ： 空閑方式停 止 CPU 的工作，但允許 RAM、 定時 /計數(shù)器 、 串行通信口及中斷系統(tǒng)繼續(xù)工作 ； 掉電方式保存RAM 中的 內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復(fù)位 [2]。下面將主要的性能指標(biāo)作一綜合： (1)實時時鐘具有能計算 2100 年之前的秒、分、時、星期、日、月、年的能力，還有閏年調(diào)整的能力 (2)31*8 位暫存數(shù)據(jù)存儲 RAM (3)串行 I/O 口方式使得管腳數(shù)量最少 (4)寬范圍工作電壓 ~ (5)工作電流：在低壓 時，小于 300nA (6)讀 /寫時鐘或 RAM 數(shù)據(jù)時，有兩種傳送方式：單字節(jié)傳送和多字節(jié)傳送 (字符組方式 ) (7)8 引腳 DIP 封裝或可選的 8 腳 SOIC 封裝 (根據(jù)表面裝配 ) (8)簡單串行 SPI 三線接口方式 (9)與 TTL 兼容 (Vcc=5V) (10)可選工業(yè)級溫度范圍 40 oC~+85 oC (11)與 DS1202 兼容 (12)在 DS1202 基礎(chǔ)上增加的特性 ： ① 對 Vcc1 有可選的涓流充電能力 ② 雙電源管 腳 用于主電源和備份電源供應(yīng) ③ 備份電源管腳可由電池或大容量電容輸入 ④ 附加的 7 字節(jié)暫存存儲器 [3] 石家莊鐵道學(xué)院畢業(yè)設(shè)計 7 DS1302引腳功能與內(nèi)部結(jié)構(gòu) DS1302 的引腳排列如圖 23 所示，其中 Vcc1 為后備電源， VCC2 為主電源。如果在傳送過程中 RST 置為低電平，則會終止此次數(shù)據(jù)傳送， I/O 引腳變?yōu)楦咦钁B(tài)。同樣，在緊跟 8 位的控制指令字后的下一個 SCLK 脈沖的下降沿讀出 DS1302 的數(shù)據(jù)，讀出數(shù)據(jù)時從低位 0 到高位 7。 DS1302 實時顯示時間的軟硬件 DS1302與 CPU的連接 DS1302 與 CPU 的連接僅需要三條線，即 SCLK、 I/O、 RST。 (2)數(shù)據(jù)輸出：在輸入讀命令字節(jié)的 8 個 SCLK 周期之后，數(shù)據(jù)字節(jié)在后 8 個 SCLK周期的下降沿輸入。下面的程序亦使用了這個模塊。 下面模塊舉例說明如何單字節(jié)讀出小時單元的內(nèi)容。 (4)能夠根據(jù)學(xué)校的作息時間按時 打鈴，播放音樂和廣播體操和其他節(jié)目等。 數(shù)據(jù)區(qū)中每一項時間控制字需要占用 8 個存儲單元，示意如表 32 所示 ： 石家莊鐵道學(xué)院畢業(yè)設(shè)計 20 表 32 時間控制字說明 啟動裝置時間 關(guān)閉裝置時間 控制碼 1 時 分 秒 控制碼 2 時 分 秒 設(shè) AT89C2051 單片機的 用作電鈴的開啟和關(guān)閉 ， 用作廣播的開啟和關(guān)閉 。 各部分在電路中的主要功能： (1)AT89C2051：主要通過對 DS1302 的設(shè)置，完成 時鐘 的設(shè)置以及數(shù)據(jù)傳輸。控制輸出由廣播電路和打鈴電路組成，其中 接電鈴驅(qū)動電路 ， 接喇叭驅(qū)動電路。 把學(xué)校的作息時 間預(yù)先制成表格存入 EPROM 數(shù)據(jù)區(qū)中，利用軟件每過 1 秒將當(dāng)前時間與數(shù)據(jù)區(qū)時間相比較，相等則說明要進(jìn)行某一控制。 (3)第 一次上電，數(shù)碼管顯示的起始時間為 0000 年 00 月 00 日 00 時 00 分 00 秒，也就是數(shù)碼管顯示 00000000000000，若需要調(diào)整時間，可按調(diào)日歷鍵、調(diào)時鍵和加一鍵調(diào)整到需要的時間 。下面的程序亦使用了這個模塊。 Write_Enable： MOV Command， 8Eh ；命令字節(jié)為 8Eh MOV ByteCnt， 1 ；單字節(jié)傳送模式 MOV R0， XmtDat ；數(shù)據(jù)地址覆給 R0 MOV XmtDat， 00h ；數(shù)據(jù)內(nèi)容為 0(寫入允許 ) ACALL Send_Byte ；調(diào)用寫入數(shù)據(jù)子程序 RET ；返回調(diào)用本子程序處 當(dāng)寫保護寄存器的最高位為 1 時，禁止數(shù)據(jù)寫入寄存器， Write_Disable： MOV Command， 8Eh ；命令字節(jié)為 8E MOV ByteCnt， 1 ；單字節(jié)傳送模式 MOV R0， XmtDat ；數(shù)據(jù)地址覆給 R0 MOV XmtDat， 80h ；數(shù)據(jù)內(nèi)容為 80h(禁止寫入 ) ACALL Send_Byte ；調(diào)用寫入數(shù)據(jù)子程序 RET ；返回調(diào)用本子程序處 以上程序調(diào)用了基本數(shù)據(jù)發(fā)送 (Send_Byte)模塊及一些內(nèi)存單元定義。 DS1302 的讀 /寫數(shù)據(jù)時序如圖 27 所示。時鐘突 發(fā)寄存器可一次性順序讀寫除充電寄存器外的所有寄存器內(nèi)容?？刂谱止?jié)的最高有效位 (位 7)必須是邏輯 1，如果它為 0，則不能把數(shù)據(jù)寫入 DS1302 中 ； 位 6 如果為 0，則表示存取日歷時鐘數(shù)據(jù)，為 1 表示存取 RAM 數(shù)據(jù) ； 位 5 至位 1 指示操作單元的地址 ； 最低有效位 (位 0)如為 0表示要進(jìn)行寫操作，為 1 表示 要 進(jìn)行讀操作 ， 控制字節(jié)總是從最低位開始輸出。 RST 輸入有兩種功能：首先 ， RST 接通控制邏輯，允許地址 /命令序列送入移位寄存器；其次， RST 提供終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。 DS1302 是 DS1202 的升級產(chǎn)品，與 DS1202 兼容，增加了以下的特性：雙電源管腳用于主電源和備份電源供應(yīng)， Vcc1 為可編程后備涓細(xì)電流充電電源，附加七個字節(jié)存儲器。由于輸入到內(nèi)部電路是經(jīng)過一個 2 分頻觸發(fā)器，所以輸入的外部 時鐘信號無需特殊要求，但它必須符合電平的最大和最小值及時序規(guī)范 [1]。作輸入端時，被外部拉低的 P3 口將用上拉電 阻 輸出電流。 AT89C2051芯片的引腳及特點 圖 21 AT89C2051 芯片引腳圖 AT89C2051 芯片引腳如圖 21 所示。現(xiàn)在流行的串行時鐘電路很多，如DS130 DS130 PCF8485等。從此屏棄那傳統(tǒng)的鈴聲，代之以現(xiàn)代化優(yōu)美、怡人的環(huán)境音樂，讓學(xué)生在一次次的鈴聲音樂中受到美的熏陶，體驗音樂的魅力，形成愉悅的心境。 .................................. 33 主程序的軟件設(shè)計 ........................................ 33 子程序的軟件設(shè)計 ........................................ 34 第 6 章 結(jié)論與展望 ....................................................