【正文】 當輸入的基帶信號x=‘1’時，輸出的調(diào)制信號y為f2 end if。139。 改變q2后面的數(shù)字可以改變，載波f2的頻率 else f2=39。039。q1=q1+1。 elsif q1=5 then f1=39。 載波信號f1的分頻計數(shù)器signal q2:integer range 0 to 3。use 。event and xx=39。end process。 then xx=x。 調(diào)制信號 y :out std_logic)。 對基帶碼進行調(diào)制end behav。q=0。event and clk=39。entity PL_ASK isport(clk :in std_logic。，計數(shù)器m計下xx（寄存x信號）的脈沖數(shù)。=10時，根據(jù)m的大小，進行對輸出基帶信號y的電平的判決。在系統(tǒng)設(shè)計開發(fā)之前,首先利用科學的軟件設(shè)計思路在頭腦中構(gòu)造了一個頻帶通信實驗系統(tǒng)流程,基本確定了模塊化和數(shù)字載波設(shè)計思想,以及各部分模塊的基本功能設(shè)想,從而使在整個開發(fā)設(shè)計過程中, 使整個系統(tǒng)流程清晰、邏輯合理，為系統(tǒng)的實現(xiàn)創(chuàng)造了良好的條件。 end if。 then if start=39。 開始轉(zhuǎn)換信號 x :in std_logic。相/絕變換過程都是以計數(shù)器輸出信號為時鐘的控制下完成的。其解調(diào)原理是：對2DPSK信號進行相干解調(diào)，恢復相對碼，再經(jīng)碼反變換器變換為絕對碼，從而恢復出發(fā)送的二進制數(shù)字信息。y=xx xor x。139。 系統(tǒng)時鐘start :in std_logic。圖中的計數(shù)器與圖422中的計數(shù)器相同。 end if。 then q=0。 調(diào)制信號 y :out std_logic)。說明：圖中沒有包含模擬電路部分，調(diào)制信號為數(shù)字信號形式。 基帶信號x為‘1’時，輸出信號y為f1 else y=f2。process(clk,x) 此進程完成對基帶信號x的調(diào)制 beginif clk39。 then q=00。 已調(diào)制輸出信號end PL_CPSK。圖420 CPSK調(diào)制方框圖Figure 420 CPSK modulation block diagram圖421 CPSK調(diào)制電路的VHDL建模符號Figure 421 CPSK modulation circuit VHDL model symbols2 CPSK調(diào)制VHDL程序及注釋文件名：PL_CPSK功能：基于VHDL硬件描述語言，對基帶信號進行調(diào)制library ieee。【9】圖417 相位選擇法電路Figure 417 Circuit phase selection method 相對移相信號（DPSK）是通過碼變換加 CPSK調(diào)制產(chǎn)生，其產(chǎn)生原理如圖418所示。對二進制CPSK，若用相位π代表“0”碼，相位0代表“1”碼，即規(guī)定數(shù)字基帶信號為“ 0”碼時，已調(diào)信號相對于載波的相位為π；數(shù)字基帶信號為“1”碼時，已調(diào)信號相對于載波相位為同相。 二進制差分相位鍵控（2DPSK）系統(tǒng)由于2PSK信號的載波恢復過程中存在著180度的相位模糊（phase ambiguity）,即恢復的本地載波與所需的相干載波可能相同，也可能反相，這種相位關(guān)系的不確定性將會造成解調(diào)出的數(shù)字基帶信號與發(fā)送的數(shù)字基帶信號正好相反，即“1”變?yōu)椤?”，“0”變?yōu)椤?”，判決器輸出數(shù)字信號全部出錯。在2PSK中，通常用初始相位0和π分別表示二進制“1”和“0”。elsif xx39。end if。139。 同步信號 x :in std_logic。判決器以f1為時鐘信號，對計數(shù)器輸出信號進行抽樣判決，并輸出基帶信號。圖410 所示 非相干解調(diào)Figure 410 Noncoherent demodulation抽樣判決器的判決準則為 圖411 相干解調(diào)Figure 411 Demodulation 基于VHDL硬件描述語言的FSK頻率鍵控法解調(diào)程序設(shè)計1 FSK解調(diào)的建模原理FSK解調(diào)方框圖如圖412所示， FSK解調(diào)電路的VHDL建模符號如圖413所示。 當輸入的基帶信號x=‘1’時，輸出的調(diào)制信號y為f2 end if。139。 改變q2后面的數(shù)字可以改變，載波f2的頻率 else f2=39。039。q1=q1+1。 elsif q1=5 then f1=39。 載波信號f1的分頻計數(shù)器signal q2:integer range 0 to 3。use 。（這是一類特殊的FSK，稱為連續(xù)相位FSK（ContinuousPhase FSK,CPFSK）而鍵控法產(chǎn)生的2FSK信號，是由電子開關(guān)在兩個獨立的頻率源之間轉(zhuǎn)換形成，故相鄰碼元之間的相位不一定連續(xù)。 計xx信號的脈沖個數(shù)end if。039。 then q=0。 計數(shù)器signal xx:std_logic。use 。另外，為了模型設(shè)計方便，圖采用外時鐘輸入，控制分頻器，得到數(shù)字載波，并假設(shè)解調(diào)器包括分頻器、計數(shù)器、寄存器和判決器等。 對基帶碼進行調(diào)制end behav。q=0。event and clk=39。entity PL_ASK isport(clk :in std_logic。說明：圖中沒有包含模擬電路部分，輸出信號為數(shù)字信號。分頻器的功能是對時鐘信號進行分頻得到與發(fā)端數(shù)字載波相同的數(shù)字載波信號；寄存器的功能是在時鐘的上升沿到來時把數(shù)字ASK信號存入寄存器XX；（3）計數(shù)器的功能是利用分頻器輸出的載波信號作為計數(shù)器的時鐘信號，在其上升沿到來時，對寄存器中的ASK載波個數(shù)進行計數(shù)，當計數(shù)值m3時，輸出為“1”，否則輸出為“0”；（4）判決器的功能是：以數(shù)字載波作為判決時鐘，對計數(shù)器輸出信號進行抽樣判決，并輸出解調(diào)后的基帶信號。（2）采用鍵控法調(diào)制 數(shù)字基帶信號作為鍵控信號控制與門來完成ASK調(diào)制。它不僅速度快，集成度高，能夠完成用戶定義的邏輯功能外，還可以加密和重新定義編程，其允許編程次數(shù)可多達上萬次。VHDL涵蓋面廣，抽象描述能力強，支持硬件的設(shè)計，驗證，綜合與測試。實際上，這是利用EDA工具，把邏輯驗證與具體工具庫匹配，把布線及延時計算由計算機自動完成，從而減輕了設(shè)計者的勞動。HDL的使用與普通的高級語言相似，編制的HDL程序也需要首先經(jīng)過編譯器進行語法，語義的檢查，并轉(zhuǎn)換為某種中間數(shù)據(jù)格式。發(fā)送濾波器用來限制進入信道的信號帶寬，以提高信道的頻率利用率。這種方法通常稱為鍵控法，比如對載波的振幅、頻率和相位進行鍵控，便可獲得振幅鍵控（ Amplitude Shift Keying,ASK ）、頻移鍵控（ Frequency Shift Keying,FSK ）和相移鍵控（ Phase Shift Keying,PSK ）三種基本的數(shù)字調(diào)制圖21 三種二進制數(shù)字調(diào)制的波形Figure 21 Binary digital modulation waveforms of three數(shù)字信息有二進制和多進制之分，因此，數(shù)字調(diào)制可分為二進制調(diào)制和多進制調(diào)制。甚至從廣義上的角度來看,如果把調(diào)制和調(diào)解過程看做廣義信道一部分的話,頻帶傳輸也可以歸于基帶傳輸系統(tǒng)。這種不使用調(diào)制和解調(diào)裝置而直接傳送基帶信號的系統(tǒng)稱之為數(shù)字信號基帶傳輸系統(tǒng)。為了更好的滿足用戶多種業(yè)務(wù)的需要,數(shù)字通信網(wǎng)絡(luò)必將向綜合業(yè)務(wù)網(wǎng)絡(luò)方向進一步發(fā)展。數(shù)字通信技術(shù)每時每刻都在飛速發(fā)展中,其發(fā)展趨勢主要有如下方面：（1）傳輸速率更高、容量更大、距離更長波分復用技術(shù)已進入實用階段,相對于光通信、光孤子通信已取得重大進展。但是，隨著微電子技術(shù)、計算機技術(shù)的廣泛應(yīng)用以及超大規(guī)模集成電路的出現(xiàn)，數(shù)字系統(tǒng)的設(shè)備復雜程度大大降低。本文主要對數(shù)字頻帶系統(tǒng)進行研究分析。通過一種設(shè)計方式，而實現(xiàn)數(shù)字頻帶信號的各種波形輸出。因此，數(shù)字通信的應(yīng)用必將會越來越廣泛。光纖傳輸速率越來越高,。隨著通信接續(xù)的自發(fā)展通信網(wǎng)可提供更多的功能。數(shù)字通信基帶傳輸過程不需要調(diào)制,但需要對基帶信號進行碼型變換和波形形成(虛線框部分)。【2】 數(shù)字頻帶傳輸研究的主要問題及意義實際中的大多數(shù)信道（如無線信道）因具有帶通特性而不能直接傳送基帶信號，這是因為數(shù)字基帶信號往往具有豐富的低頻分量。在二進制調(diào)制中，信號參量只有兩種可能的取值；而在多進制調(diào)制中，信號參量可能有M（M2）種取值。接收濾波器除帶外噪聲，提高信噪比，并且與發(fā)送濾波器及信道的頻率特性相匹配，使系統(tǒng)無碼間串擾。但與其它高級語言相區(qū)別的是，用硬件描述語言編制程序的最終目的是要生成實際的硬件，因此HDL中有與硬件實際情況相對應(yīng)的并行處理語句。VerilogHDL把數(shù)字系統(tǒng)當作一組模塊來描述，每一個模塊具有模塊接口以及關(guān)于模塊內(nèi)容的描述，一個模塊代表一個邏輯單元，這些模塊用網(wǎng)絡(luò)相互連接，相互通信。VHDL能在多個級別上對同一邏輯功能進行描述，如可以在寄存器級別上對電路的組成結(jié)構(gòu)進行描述，也可以在行為描述級別上對電路的功能與性能進行描述。使用可編程邏輯器件可大大簡化硬件系統(tǒng)，降低成本，提高系統(tǒng)的可靠性，靈活性。（3）數(shù)字載波調(diào)制的ASK信號可經(jīng)過外接濾波器轉(zhuǎn)換成模擬形式的信號輸出 因為采用數(shù)字載波調(diào)制的ASK信號是數(shù)字信號，含豐富的高頻成分，所以經(jīng)過一個帶通濾波器或低通濾波器后，將減少高頻成分，輸出的信號接近模擬載波調(diào)制?！?】4 數(shù)字頻帶系統(tǒng)的設(shè)計 二進制振幅鍵控（2ASK）系統(tǒng) 2ASK系統(tǒng)的原理數(shù)字信號對載波的調(diào)制與模擬信號對載波的調(diào)制類似，它同樣可以去控制正弦振蕩的振幅、頻率或相位的變化。 建模思想（1）采用數(shù)字載波信號數(shù)字載波信號產(chǎn)生的方法既可以從外部輸入，也可以通過高頻時鐘信號分頻得（2）采用鍵控法調(diào)制在圖42中，數(shù)字基帶信號作為鍵控信號控制與門來完成ASK調(diào)制。 系統(tǒng)時鐘start :in std_logic。139。 改變q后面數(shù)字的大小，就可以 改變載波信號的頻率 else f=39。 2ASK/ OOK信號也有兩種基本的解調(diào)方法：非相干（noncoherent）解調(diào)（包絡(luò)檢波法）和相干（coherent）解調(diào)（同步檢波法），相應(yīng)的接收系統(tǒng)組成方框圖如圖44所示。分頻器的功能是對時鐘信號進行分頻得到與發(fā)端數(shù)字載波相同的數(shù)字載波信號。use 。 寄存x信號signal m:integer range 0 to 5。 if語句完成q的循環(huán)計數(shù) elsif q=11 then q=0。 if語句通過對m大小，來判決y輸出的電平 else y=39。end process。圖47 所示 鍵控法產(chǎn)生2FSK信號的原理圖Figure 47 shows keying signal generated schematic 2FSK 基于VHDL硬件描述語言的FSK頻率鍵控法調(diào)制程序設(shè)計1 FSK調(diào)制的建模方框圖及電路符號FSK調(diào)制方框圖如圖48所示， FSK調(diào)制電路的VHDL建模符號如圖49所示。use 。 載波信號f2的分頻計數(shù)器signal f1,f2:std_logic。139。end if。 then q2=0。039。 then if clk39。end if。該模型的ASK的解調(diào)模型類似。說明：圖中沒有包含模擬電路部分，調(diào)制信號為數(shù)字信號形式。 調(diào)制信號 y :out std_logic)。 then xx=x。end process。event and xx=39。由于表示信號的兩種碼元的波形相同，極性相反，故2PSK信號一般可以表述為一個雙極性（bipolarity）全占空（100% duty ratio）矩形脈沖序列與一個正弦載波的相乘，這和2ASK及2FSK的基帶信號波形是不同的，后面兩者要求是單極性的，而2PSK的基帶信號要求是雙極性的，這樣在系統(tǒng)中不用再進行信號極性變換。這種現(xiàn)象稱為2PSK方式的“倒π”現(xiàn)象或“反相工作”。2 相對調(diào)相（DPSK） 相對調(diào)相（相對移相），即DPSK，也稱為差分調(diào)相，這種方式用載波相位的相對變化來傳送數(shù)字信號，即利用前后碼之間載波相位的變化表示數(shù)字基帶信號的。這種方法是把原基帶信號經(jīng)過絕對碼—相對碼變換后，用相對碼進行 CPSK調(diào)制，其輸出便是 DPSK信號。use 。architecture behav of PL_CPSK issignal q:std_logic_vector(1 downto 0)。 elsif q=01 then f1=39。event and clk=39。 基帶信號x為‘0’時，輸出信號y為f2 end if?！?1】圖422 CP