【正文】 FPGA 的再編程方面也是很有用的 。該系統(tǒng)已使用 VHDL 編程和模擬。在交錯 11 中 DFT 的絕對值是可以計算的。整個系統(tǒng)的時序由三個計數(shù)器控制， qi（范圍從 0 到 12）， qb（范圍 0 到 23）和 qw（范圍從 0 到 N），與交錯，位的位置和輸入字相一致。使用 12 位字長的位串行處理器的結果是具有交錯 13 次計算的能力。 載入網(wǎng)絡為除數(shù)和乘數(shù)，兩者組成了 m+1 延遲反饋 SISO 寄存器，并且 FA 總數(shù) /進位渠道是相似的。這減少了除法平均的運算時間，這樣才能達到位串行乘法器的類似性能，但是當連接這些裝置時仍然有數(shù)據(jù)流接口匹配的問題?？紤]到進位行波傳送，因此導致了傳播延遲超過 m 個 CAS單元。 MC 算法的實現(xiàn)是使用各種以德州儀器 TMS320C40 DSPS 和 T8 晶片機作 為路由器的拓撲結構，其持續(xù)時間也未能達到實時的要求，在最壞的情況下處理時間甚至超過 150 毫秒 [4][6]。該交錯方案的使用通過實施修正的協(xié)方差參數(shù)化譜估計的設計來證明，以此產(chǎn)生一種基于超聲波探測器的多普勒血流信號頻譜分析系統(tǒng)的現(xiàn)場可編程門陣列（ FPGA）。通信瓶頸因此很容易地發(fā)生在相互關聯(lián)的不同類型處理器收縮陣列。 然而 ， 該技術 因為輸入數(shù)據(jù)的序列長度有限因此對 譜分辨率和有限長度的準確性方面 造成 缺陷 ，輸入數(shù)據(jù)的窗函數(shù)會導致光譜擴展和吉布的頻譜泄漏現(xiàn)象，掩蓋了真正的功率譜密度較弱的頻率成分（ PSD） [1]。 Application. Prentice Hall, 1988. [2] M. Kassam, K. W. Johnston, and R. S. C. Cobbold, “Quantitative estimation of spectral broadening for the diagnosis of carotid arterial disease: Method and in vitro results, ”Ultrasound in Medicine and Biology, , pp. 425–433, 1985. [3] W .P. Marnane, S. J. Bellis, and P. LarssonEdefors, “Bitserial interleaved highspeed division, ”Electronics Letters, vol. 33, pp. 1124–1125, June 1997. [4] M. M. Madeira, S. J. Bellis, M. G. Ruano, and W. P. Marnane, “Con?gurable processing for realtime spectral estimation, ”in Preprints of AARTC98, pp. 209–214, 1998. [5] M. G. Ruano and P. J. Fish, “Cost/bene?t criterion for selection of pulsed Doppler ultrasound spectral mean frequency and bandwidth estimation, ”IEEE Transactions on Biomedical Engineering, vol. 40, no. 12, pp. 1338–1341, 1993. [6] M. G. Ruano, D. F. G. Nocetti, P. J. Fish, and P. J. Fleming, “ Alternative parallel implementationsof an ARmodi?ed covariance spectral estimator for diagnostic ultrasound blood ?ow studies, ” Parallel Computing, vol. 19, no. 4, pp. 463476, 1993. [7] S. J. Bellis, P. J. Fish, and W. P. Marnane, “Optimal systolic arrays for realtime implementation of the Modi?ed Covariance spectral estimator, ”Parallel Algorithms and Applications, vol .11, no. 12, pp. 71–96, 1997. [8] S. J. Bellis, W. P. Marnane, and P. J. Fish, “Alternative systolic array for nonsquareroot Cholesky deposition, ”IEE Proceedings: Computers and Digital Techniques, vol. 144, pp. 57–64, Mar. 1997. [9] K. Hwang, Computer Arithmetic: Principles Architecture and Design. John Wiley amp。 已具備的條件和尚需解決的問題 已具備的條件： 可通過書籍和網(wǎng)絡了解功率譜估計相關的理論知識，并已學習過 MATLAB 程序設計。 20xx 年 4 月 12 日 20xx 年 4 月 18 日： GUI 設計。 擬采取的研究方法、技術路線、實驗方案及可行性分析 熟悉 經(jīng)典譜估計和現(xiàn)代譜估計相關的理論知識，并掌握 MATLAB 的使用方法，達到熟練使用并融會貫通。功率譜的估計大致可分為經(jīng)典功率譜估計和現(xiàn)代功率譜估計，針對經(jīng)典譜估計的分辨率低和方差性能不好等問題提出了現(xiàn)代譜估計， AR模型譜估計就是現(xiàn)代譜估計常用的方法之一。 隨著信號處理理論和電子技術的迅猛發(fā)展，譜估計分析在已經(jīng)在國內(nèi)外各個領域中得到廣泛應用。 應用有關理論知識在 MATLAB 上進行仿真實驗 ，然后 對實驗結果進行對比和分析。 20xx 年 4 月 19 日 20xx 年 5 月 21 日：畢業(yè)論文撰寫和修改工作 。 尚 需解決的問題： 運用 MATLAB 進行仿真，并分析結果。 Sons, 1979. 中文譯文 單一 FPGA 上 的參數(shù)譜估計 摘要 參數(shù)化譜估計模型技術 可以提供 針對 傳統(tǒng)的短期快速傅里葉變換 提高 頻率分辨率的方法 ， 克服了窗口 采樣， 時域，輸入 數(shù)據(jù) 造成的限制 。這些不良效應，可通過使用更長長度的數(shù)據(jù)序列來減少，使改變的信號成為無限數(shù)據(jù)序列的更好的表現(xiàn)，但在現(xiàn)實生活中這通常并不可行，因為輸入數(shù)據(jù)的特征會隨著時間而改變。 參數(shù)譜估計硬件實現(xiàn)困難已經(jīng)導致了同質 DSP 的網(wǎng)絡軟件的悠閑執(zhí)行 [4]。 2. 修正協(xié)方差譜估計 模型階 p = 4 的修正協(xié)方差（ MC）的 譜估計，被證明是最有成本效益的，因為血流量應用在平均流速和流量擾動權益 [5]，包括解決以下的線性系統(tǒng)的協(xié)方差矩陣方程： (1) 其中每個元素 jiC, 為 ： ? ??? ??? ????????? 1 1 0, )()1(2 1 N pn pN nji jninjninNC (2) 對于一個窗口長度為 N 個數(shù)據(jù)的樣本，由 濾波器的參數(shù)估計，得到了線性系統(tǒng)的解決方法(1),根據(jù) Cholesky，提出消除和背部替代的算法。使用單一 DSP電腦系統(tǒng)已經(jīng)證明較小的 N 已經(jīng)足夠，但 N=512 的規(guī)格不可能實現(xiàn) [4]，因此促使了硬件方式的思考。在一個位串行乘數(shù)器中，連續(xù)位之間的輸 出延時可能是圍繞一個全加器（ FA）的延遲，導致一個大約 5 倍的最高時鐘頻率和除法器上的通信瓶頸。解決這個問題的一個方式是重新設計乘法器，使它在第一個 MSB數(shù)據(jù)流中工作，而不是儲存和重新排序除法器的輸出，這就增加潛在因素和潛在要求 [10]。兩者設計都首先需要 MSB，附加半加法器（ HA）單 元； 除法器需要 m 個 PEs，因為 1 的補碼糾錯在負數(shù)的時候發(fā)生，而乘法器需要 m1 個HA Pes 來增加 PPs 的輸出進位。 在交錯 0 至 4 中， CMR 乘法是被執(zhí)行超過 N 次的連續(xù)區(qū)段集，以便乘積 inn xx ?? 是由交錯 ? ?40 ??ii 和模塊集 ? ?10 ??? Nnn 產(chǎn)生的。 零填充點的 DFT 計算是在交錯 6,7,8 和 9 實現(xiàn)的。每對實部和虛部的最大值源于交錯 10,它對應輸入端iZ ，而其他值通過管道進入 iY ，跟 2 個平方的且出現(xiàn)在輸入端 iX 的指數(shù)中存在適當 的差異。綜合利用 XC4036EX2 FPGA 的資源。它不是控制邏輯設計在不同值 N 之間進行切換，而是使用資源，并可能減緩時鐘速度，不同的比特流可載入每一個 N。 FPGA 布局的時序分析表明處理器的最高時鐘頻率 35MHz 允許實時譜估計在指定的限制范圍內(nèi)執(zhí)行。一個參數(shù)譜估計的應用，即修正的協(xié)方差譜估計， 它充分利用交錯方案，本文已對此進行了描述。 PIPO 寄存器用于存儲 DFT 中實部和虛部中的 6 位指數(shù)，其平方用來計算交錯 10。為了實現(xiàn)良好的動態(tài)分辨率以便能夠使用低字長詞，一個收縮陣列縮放模塊被包括到 RAM 和處理器之間，其比例因子還由一起模式控制的 ROM控制器產(chǎn)生。 4. 交錯處理器為基礎的修正協(xié)方差系統(tǒng) 對 MC 譜估計的 Cholesky 部分實現(xiàn)收縮列陣的成本效益分析表明， 12 位定點字長對這些計算來說已經(jīng)足夠了 [7]。無論是在負載工作還是運作階段 。文獻 [3]中的位串行 /字并行除 法器允許 m+1 次除法同時執(zhí)行或交錯。每個商位的計算執(zhí)行以 m 控制加減法 (CAS)的操作，決定是否加上或減去之前一位計算的結果（除了第一次操作由輸入操作數(shù)的符號來決定）。該算法在 Matlab 軟件中的實現(xiàn)證明了超過 310 次，這個因素會引起過于緩慢的實時操作，而且性能的要求高達 [4]。高階管道安裝讓許多獨立的計算同時被運行或交錯。這種相互依存，難以有效實現(xiàn)這些算法在硬件上的功能，實現(xiàn)往往慢于其它基本功能，如乘法，加法和減法。 1. 引言 由于其硬件和軟件實現(xiàn) 簡單，因此短 期的快速傅里葉變換 (STFFT)被廣泛用于譜估計 ，并 被 認為是 常規(guī)方法 。 rather than designing control logic to switch between the different values of N, which uses resources and is likely to slow clock speed, a different bitstream can be downloaded for each N. This idea can also be extended for changing to higher model order estimations where otherwise it would be dif?cult to paramete rise p in such a system. 6. REFERENCES [1] S. M. Kay, Modern Spectral EstimationTheory amp。 可以看出現(xiàn)代譜估計性能優(yōu)于經(jīng)典譜估計 。 20xx 年 3 月 29 日 20xx 年 4 月 11 日： MATLAB程序設計 與 MATLAB 程序調(diào)試。針對一個具體的隨機信號，分別采用經(jīng)典譜估計和現(xiàn)代譜估計方法估計出其功率譜，對經(jīng)典譜估計和現(xiàn)代譜估計方法譜估計的分辨率和方差性能作一個綜合評價； ⑤ 熟練使用 MATLAB提供的圖形用戶界面（ GUI）工具。 科學依據(jù) （ 包括課題的科學意義；國內(nèi)外研究概況、水平和發(fā)展趨勢；應用前景等 ） 實際中，數(shù)字 信號的功率譜只能用所得的有限次記錄的有限長數(shù)據(jù)來予以估計，這就產(chǎn)生了功率譜估計這一研究領域。例如在現(xiàn)代軍事領域中，人們通過分析雷達信號，根據(jù)回波信號的功率譜密度 、 譜峰的寬度 、 高度與位置，可以確定運動目標的位置 、 輻射強度和運動速度。 最后 總結歸納實驗結果，提出自己的 觀點 。 預期成果： 了解 譜估計的 發(fā)展進程，掌握 各種算法 ， 并熟練掌握 MATLAB 的基本操作。 指導教師意見 該生查閱了大量的相關資料，設計方案可行，同意開題。然而， 參數(shù) 化技術相比于 傅立葉 變換 具有更高的要求， 它 需要更廣泛的算術功能 ， 例如 一些 操作 ,如 除法 和 平方根運算， 通常是必要的 。短序列數(shù)據(jù)信號 往往被假定為廣泛意義上平穩(wěn)，這時信號特征的假設近似不變但譜分辨率因此受到限制。然而，高階處理能力并沒有得到充分體現(xiàn)，因為系統(tǒng)吞吐量增加引起的并行是通信總線性能驅使的。白噪聲信號的方差估計， 2?? 計算為 : kpk k cac ,010,02 ?? ??? ??? (3) 功率譜密度（ PSD）， )(? nMCfP 取自： 2122221