【正文】 為了在設(shè)計 FPGA 頂層模塊時能夠順利地調(diào)用它，我們將其生成原理圖模塊，該原理圖模塊如圖 所示。 SS1 模塊為脈寬控制模塊的組成部分。 本設(shè)計采用 VHDL 文本輸入，其設(shè)計程序見附錄。該設(shè)計用到 兩個 32 位計數(shù)器 ， 分別用于計 量標(biāo)準(zhǔn)頻率信號和被測頻率信號的脈沖個數(shù)。 圖 FPGA 模塊電路 原理圖 基本單元電路 （ 1） D 觸發(fā)器設(shè)計 D 觸發(fā)器是現(xiàn)代數(shù)字系統(tǒng)中最基本的時序單元和低層元件， 它是等精度測頻設(shè)計的核心模塊。脈寬控制 模塊和測頻 /測周期模塊是根據(jù)按鍵 的 鍵值共同控制選擇被測量。 本次設(shè)計中將 DSA 和 DSB 接到 STC89C51 的 RXD 端， CP(第 8 管腳 )為時鐘輸入端，連接到 STC89C51 的 TXD 端。 當(dāng) S=0 時，編碼器工作，如果沒有有效的編碼輸入信號需要的編碼， Y Y1 和 Y0仍然全為 1，但 YS、 YEX 為 0、 1，（真值表第二行），如果有有效的編碼輸入信號需要的編碼，則按輸入的優(yōu)先級對優(yōu)先權(quán)最高的一個有效輸入信號進(jìn)行編碼，且 YS、 YEX 為 0（真值表第 3— 10 行）。沒有按鍵按下時，鍵盤編碼 電路的 YEX 為高電平；當(dāng)有按鍵按下時，鍵盤掃描 編碼 電路在確定不是干擾后，YEX 引腳變?yōu)榈碗娖剑?向單片機(jī)發(fā)出中斷請求讀取鍵值，當(dāng)按鍵撤銷后， YEX 恢復(fù)高電平。 單片機(jī)執(zhí)行指令的過程可分為取指令、分析指令和執(zhí)行指令三個步驟，每個步驟又有許多微操作所組成，這些微操作必須在統(tǒng)一的時鐘控制下才能按照正確的順序執(zhí)行。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 14 所設(shè)計的電路如圖 所示，其中， R1 是輸入耦合電阻， R2 是穩(wěn)壓管的限流電阻，D1 和 D2 是 穩(wěn)壓管，經(jīng)放大整形后輸出矩形波，其幅度是177。 鍵盤控制命令直連單片機(jī)，快速的實現(xiàn)測頻、測周期、測脈寬、測占空比及復(fù)位等功能的控制。 （ 5）方便 ASIC 移植。 （ 3）可以進(jìn)行與工藝無關(guān)編程。 VHDL 語言與其它 HDL 語言相比有一些自己的特色，下面作一簡要說明。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本， IEEE1076（簡稱 87 版 )之后，各 EDA公司相繼推出了。文本輸入幾乎和 MAX+PLUSII 相同，而且在文本的每一行都有行號，使用語言編寫的電路清晰易讀。 Altera 提供的 LPM 函數(shù)均基于 Altera 器件的結(jié)構(gòu)做了優(yōu)化設(shè)計。此外， Quartus II 與 MATLAB 和 DSP Builder 結(jié)合，可以進(jìn)行基于 FPGA 的 DSP 系統(tǒng)開發(fā)和數(shù)字通信模塊的開發(fā)。 連線通路的數(shù)量與器件內(nèi)部陣列的規(guī)模有關(guān)，陣列規(guī)模越大， 連線數(shù)量越多。 FPGA 由可 配置邏輯塊 (CLBConfigurable Logic Block)、輸入 /輸出模塊 (IOBI/O Block)和互連資源 (IRInterconnect Resource)三部分組成。 Proteus 軟件提供了 30 多個元器件庫、 7000 余種元器件。 Keil單片機(jī)集成開發(fā)軟件可以運行在 Windows98/NT/20xx 及 XP 等操作系統(tǒng)下。 MCS51 單片機(jī)的內(nèi)部結(jié)構(gòu)包含了作為微型計算機(jī)必需的基本功能部件，如 CPU、RAM、 ROM、定時 /計數(shù)器和可編程并行 I/O 口、可編程串行口等。 在測量中，由于 fx 計數(shù)的起停時間都是由該信號的上升沿觸發(fā)的，在閘門時間 t內(nèi)對 fx 的計數(shù) Nx無誤差 (t=NxTx)；對 fs 的計數(shù) Ns 最多相差一個數(shù)的誤差，即 |ΔNs|≤1,其測量頻率如式 (23): fxe=[Nx/(Ns+ΔNs)]當(dāng)預(yù)置門控信號為高電平時，經(jīng)整形后的被測信號的上升沿通過 D觸發(fā)器的 Q 端同時啟動 CNT1 和 CNT2。1 個字誤差，并且達(dá)到了在整個測試頻段的等精度測量。由此可知直接測頻法的測量準(zhǔn)確度與信號的頻率有關(guān)：當(dāng)待測信號頻率較高時，測量準(zhǔn)確度也較高，反之測量準(zhǔn)確度也較低。 方案一：采用 間接測頻法，即 周期法。 （ 2）詳細(xì)地論述了系統(tǒng)設(shè)計的相關(guān)理論，主要包括等精度頻率計的測頻原理、單片機(jī)和 FPGA 應(yīng)用平臺的介紹。等精度的測量方法不但具有較高的測量精度，而且在整個測頻區(qū)域內(nèi)保持恒定的測試精度。同時， Agilent 科技公司還推出微波頻率計： 53150A， 53151A， 53152A（頻率測量范圍最高可達(dá) 46G）。 Pendulum Instruments 公司是一家瑞典公司，總部位于瑞典首都斯德哥爾摩。 涉密論文按學(xué)校規(guī)定處理。對本研究提供過幫助和做出過貢獻(xiàn)的個人或集體，均已在文中作了明確的說明并表示了謝意。同時，采用等精度測頻原理，實現(xiàn)了。 所以頻率測量方法的研究越來越受到重視。系統(tǒng)將單片機(jī) STC89C51 的控制靈活性及FPGA 芯片的現(xiàn)場可編程性相結(jié)合，不但大大縮短了開發(fā)研制周期，而且使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小，可靠性高，測頻范圍寬、精度高等優(yōu)點。本人完全意識到本聲明的法律后果由本人承擔(dān)。 目前，市場上的頻率計廠家可分為三類：中國大陸廠家、中國臺灣廠家、歐美廠家。 Agilent 科技公司是一家美國公司，總部位于美國的加利福尼亞。 EDA 是一種實現(xiàn)電系統(tǒng)或電子產(chǎn)品自動化設(shè)計的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，它吸蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 2 收了計算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計算機(jī) 為工作平臺，促進(jìn)了工程發(fā)展。等精度測量方法不但具有較高的精度，而且在整個頻率域保持恒定的測量精度。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 3 2 系統(tǒng)設(shè)計的相關(guān)理論 頻率測量方法的研究 常用測頻方案 在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系，因此，頻率的測量就顯得更為重要。由于閘門時間通常不是待測信號的整數(shù)倍，這種方法的計數(shù)值也會產(chǎn)生最大為 177。 綜上所述， 本設(shè)計所采用的測頻方法就是等精度頻率測量法，下面我們將對等精度頻率測量法做進(jìn)一步介紹?？梢钥闯?，實際閘門時間 t 與預(yù)置閘門時間 t1 并不嚴(yán)格相等，但差值不 超過被測信號的一個周期 [1]。 圖 等精度測頻實現(xiàn)原理圖 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 5 等精度測頻誤差分析 設(shè)在一次實際閘門時間 t 中計數(shù)器對被測信號的計數(shù)值為 Nx，對標(biāo)準(zhǔn)信號的計數(shù)值為 Ns。 單片機(jī)模塊理論及知識 MCS51 單片機(jī)結(jié)構(gòu) 簡介 MCS51 單片機(jī) 分為 51 和 52 兩個系列，包括 80c5 87c5 80c5 87c52 等典型產(chǎn)品型號，它們的結(jié)構(gòu)基本相同，主要差別僅在片內(nèi) 存儲器、計數(shù)器。 （ 2）控制引腳（ 4 只） PSEN、 ALE、 EA、 RST； （ 3）并行 I/O 口引腳（ 32 只） 、 、 、 。 Proteus 軟件是目前唯一能對各種處理器進(jìn)行實時仿真、調(diào)試與測試的 EDA 工具，真正實現(xiàn)了在沒有目標(biāo)原形時可以對系統(tǒng)進(jìn)行調(diào)試、測試和驗證。 FPGA 模塊 理論及知識 FPGA 原理概述 FPGA 器件具有高密度、高速率、系列化、標(biāo)準(zhǔn)化、小型化、多功能、低功耗、低成本，設(shè)計靈活方便，可無限次反復(fù)編程，并可現(xiàn)場模擬調(diào)試驗證等特點。其結(jié)構(gòu)如下圖所示。 Quartus II 設(shè)計工具完全支持 VHDL、 Verilog 的設(shè)計流程，其內(nèi)部嵌有 VHDL、 Verilog 邏輯綜合器。還可以通過選擇 Compiler Tool（ Tools 菜單），在 Compiler Tool窗口中運行該模塊來啟動編譯器模塊?？梢允褂?Quartus II帶有的 RTL Viewer 觀察綜合后的 RTL 圖。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 11 （ 5） 不足之處 軟件結(jié)構(gòu)龐大，使用復(fù)雜，不如 MAX+PLUSII 簡單、易學(xué)易用。與其它的 HDL 相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。 （ 2）系統(tǒng)硬件描述能力強(qiáng)。從一個仿真工 具移植到另一個仿真工具，從一個綜合工具移植到另一個綜合工具，從一個工 作平臺移植到另一個工作平臺去執(zhí)行。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 13 3 系統(tǒng)硬件電路設(shè)計 系統(tǒng)頂層電路組成 本設(shè)計的核心部件為 STC89C51 單片機(jī)和現(xiàn)場可編程芯片 FPGA，所有信號包括標(biāo)準(zhǔn)頻率信號，被測信號，自檢 信號均可在 STC89C51 單片機(jī)的控制下送到 FPGA 芯片中，單片機(jī)將每次測試結(jié)果讀入內(nèi)存 RAM 中，經(jīng)運算處理后，由 RXD 口以 BCD 碼的形式送入數(shù)碼管顯示電路 進(jìn)行 顯示。信號放大可以采用一般的運算放大電路，波形整形可采用施密特觸發(fā)器。另外，在單片機(jī)工作過程中，如果出現(xiàn)死機(jī)，也必須對單片機(jī)進(jìn)行復(fù)位，使其重行開始工作。 圖 單片機(jī)最小系統(tǒng) 鍵盤接口電路 本設(shè)計采用 由數(shù)字芯片 74LS148 組成的獨立式鍵盤，其一般應(yīng)用在按鍵數(shù)量比較少的系統(tǒng)中 ,鍵盤接口電路如圖 所示。選通輸入端（使能輸入端） S、使能輸出端以及擴(kuò)展輸出端 YEX 是為了便于使用而設(shè)置的三個控制端。 也可以把 兩個輸入端連接在一起，或者把不用的輸入端接高電平，一定不要懸空。 FPGA 模塊電路設(shè)計 FPGA 模塊電路由測量與自檢 選擇模塊、脈寬控制模塊和測頻 /測周期模塊組成。在單片機(jī)發(fā)出的 SEL2~SEL0 控制下通過 DATA7~DATA0 分 8 次將計數(shù)器的計數(shù)值讀入單片機(jī) [6]。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 20 圖 D 觸發(fā)器時序仿真波形 圖 D 觸發(fā)器原理圖模塊 （ 2） 32 位計數(shù)器設(shè)計 計數(shù)器就是指能夠記憶時鐘信號脈沖個數(shù)的時序邏輯電路，它是數(shù)字電路中應(yīng)用極其廣泛的一種基本邏輯單元，不僅能用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運算等。 為了在設(shè)計 FPGA 頂層模塊時能夠順利地調(diào)用這兩個計數(shù)器模塊，我們將其生成原理圖模塊，該原理圖模塊如圖 （ a）和（ b）所示。 其時序仿真 波形圖如圖 所示 ， 當(dāng) S為邏輯 0 時，輸出信號 Z 與輸入信號 A 相同，當(dāng) S 為邏輯 1 時輸出端與輸入信號 B 相同。 測頻與自檢 選擇電路用于系統(tǒng)自檢，當(dāng) AS 為高電平時，系統(tǒng)自檢開始， FOUT 輸出標(biāo)準(zhǔn)頻率 信號 BCLK， 將標(biāo)準(zhǔn)頻率 信號 作為被測頻率 信號 進(jìn)行測量，根據(jù)測量結(jié)果來判斷系統(tǒng)運行是否正常；當(dāng) AS 為低電平時，系統(tǒng)自檢結(jié)束， FOUT 輸出被測頻率 信號TCLK。輸出引腳 PL 作為標(biāo)準(zhǔn)頻率計數(shù)器的使能控制信號，輸出引腳 EEND 作為計數(shù)器計數(shù)結(jié)束信號通知單片機(jī)讀取數(shù)據(jù)。 為了在設(shè)計脈寬控制模塊時能夠順利地調(diào)用它，我們將其生成原理圖模塊，該原理圖模塊如圖 所示 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 23 圖 SS1 時序仿真波形圖 圖 SS1 原理圖模塊 測量與自檢選擇電路 測量與自檢 選擇電路采用的是圖形輸入方式，其原理圖如圖 所示。 圖 MUX64_8 多路選擇器時序仿真波形圖 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 22 圖 MUX64_8 多路選擇器原理圖模塊 (4)MUX21 選擇器設(shè)計 本設(shè)計采用 VHDL 文本輸入，其設(shè)計程序見附錄。 標(biāo)準(zhǔn)頻率信號計數(shù)器的邏輯功能和被測頻率信號計數(shù)器的一樣，只是輸入和輸出引腳不一樣而已。當(dāng)復(fù)位信號 CLR 為高 電平時， D 觸發(fā)器的輸出端 q 輸出邏輯 0，當(dāng)復(fù)位信號 CLR 為低 電平時，每當(dāng)時鐘輸入 CLK 有一個上升沿時，輸出端 q 便輸出 與輸入信號 d 相同的邏輯值。 當(dāng) SPUL 為高電平時，測頻 /測周期模塊的 32 位計數(shù)器的輸入使能由 D 觸發(fā)器控制，其測量預(yù)置門控時間為被測信號周期的整數(shù)倍，此時計數(shù)值用來計算被測信號的頻率；當(dāng) CL 變?yōu)楦唠娖綍r，在隨后到來的 TCLK 的上升沿 ， TENA 及 START 引腳變?yōu)楦唠娖剑嫈?shù)器開始計數(shù)；當(dāng) CL變?yōu)榈碗娖綍r，在隨后到來的 TCLK 上升沿 ， TENA 變?yōu)榈碗娖?，計?shù)器停止計數(shù)。 圖 74LS164 引腳圖 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 18 圖 74LS164 邏輯圖 由于 74LS164 芯片輸出低電平時具有 8mA 的灌電流能力，在靜態(tài)顯示方式下足以保證顯示亮度。 八片首尾相連的 74LS164 作為 LED 數(shù)碼管的靜態(tài)顯示鎖存器， 數(shù)字 芯片 74LS164為 TTL 單向 8 位移位寄存器， 其引腳圖如圖 所示，邏輯圖如圖 所示， 可實現(xiàn)串行輸入，并行輸出。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 16 M C U7 4 L S 1 4 8V C CP 1 . 0P 1 . 2P 1 . 1I N T O 圖 鍵盤接口電路 74LS148 為 8 線 3 線編碼器，其邏輯符號如圖 所示，編碼器輸入信號均為低電平有效，且 I7 的優(yōu)先權(quán)最高， I6 次之， I0 最低。定時元件一般用晶體振蕩器和電容組成并聯(lián)諧振回路，電容 C1 和 C2 一般取 30pF