【正文】 CLK: IN STD_LOGIC。 END PROCESS。139。 IF TEMPC1001 THEN TEMPC: =TEMPC+0110。 ELSE IF DDC=DC THEN TEMPC: =DDCDC。 TEMPB: =101039。 TEMPA: =DDADA。 TEMPB: =DDBDB。 END IF。 TEMPB: =DDBDB。139。 END IF。139。 END IF。 END IF。 TEMPA: =DADDA。 END IF。 TEMPB: =1010DDB39。 TEMPA: =DADDA。 TEMPB: =DBDDB。 DDA=DTA(3 DOWNTO 0)。 DTC: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 數(shù)據(jù)運(yùn)算與處理模塊 SJYSCL 數(shù)據(jù)運(yùn)算與處理模塊實(shí)現(xiàn)的功能是將 A/D 轉(zhuǎn)換控制模塊 ADZHKZ 輸出的 12位 BCD 碼與預(yù)置的 12 位電壓值進(jìn)行差值運(yùn)算，輸出差值電壓。 END IF。139。 END IF。 BEGIN IF RISING_EDGE(CEN) THEN TEMP1: =HB(3 DOWNTO 0)+LB(3 DOWNTO 0)。 WHEN 0100 =LB=000000001000。 WHEN 1100 =LB=000000100100。 WHEN 0011 =HB=000010010110。 用 VHDL 語言設(shè)計(jì)數(shù)據(jù)采集系統(tǒng) 第 19 頁 共 38 頁 WHEN 1011 =HB=001101010010。 SIGNAL HB， LB: STD_LOGIC_VECTOR(11 DOWNTO 0)。 LOCK1=LOCK0。 PROCESS(RST, CLK) IS BEGIN IF RST=39。039。 NEXT_STATE=ST0。 WHEN ST6=ALE0=39。039。 IF EOC=39。 START0=39。039。039。 OE0=39。039。039。 START0=39。 SIGNAL CEN: STD_LOGIC。 0809 的通道選擇控制信號(hào) BCDOUT: OUT STD_LOGIC_VECTOR(11 DOWNTO 0)。 ENTITY ADZHKZ IS PORT(D: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 這樣，當(dāng)由 ADC0809 的 D[7..0]收到的數(shù)據(jù)信號(hào)是 10000110(即 86H)時(shí)，則對(duì)照表 時(shí)，高 4位 1000是 V，而低 4 位 0110 是 V，所以最后的電壓輸出結(jié)果是 V+ V= V。用可編程邏輯器件實(shí)現(xiàn)對(duì) ADC0809的控制，由 于采用查詢信號(hào) EOC 的方式，所以可達(dá)到 ADC0809 的最高速度（注： ADC0809和 DAC0832 都不能對(duì)負(fù)電壓進(jìn)行操作）。 ADC0809 的工作過程是：首先輸入 3位地址，并使 ALE=1，將地址存入地址鎖存器中。 所以大致流程是 先進(jìn)行 主程序的 輸入 /輸出模塊，數(shù)據(jù)處理及監(jiān)控模塊的設(shè)計(jì) 。 U(數(shù)字量 )；差值之絕對(duì)值送至 DAC0832 轉(zhuǎn)換為 U，它和特定的極性判別電路共同輸出177。 在 ABS 系統(tǒng)（汽車防抱制動(dòng)系統(tǒng)）、計(jì)算機(jī)技術(shù)、 GPRS 環(huán)抱系統(tǒng)、工業(yè)自動(dòng)控制系統(tǒng)等系統(tǒng)中，數(shù)據(jù)采集系統(tǒng)都有著舉 足輕重的作用 [5]。 傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)，通常采用單片機(jī)或 DSP 作為控制模塊，控制 ADC，存儲(chǔ)器和其他外圍電路的工作。布線和后仿真完成之后，就可以開始 ASCI 或 PLD 芯片的投產(chǎn)。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行 為設(shè)計(jì)向門級(jí)邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式 (網(wǎng)表 )轉(zhuǎn)化為軟件可識(shí)別的某種數(shù)據(jù)格式 (網(wǎng)表 )。 MAXPLUSII 軟件是一款高效的、非常靈活的數(shù)字電路開發(fā)設(shè)計(jì)軟件，它提供了多種輸入方法供設(shè)計(jì)者選用，利用合適的輸入方法設(shè)計(jì)完數(shù)字系統(tǒng)之后，設(shè)計(jì)者可利用邏輯綜合工具進(jìn)行邏輯綜合，并可以用仿真器進(jìn)行軟件仿真， 使設(shè)計(jì)者能夠盡早發(fā)現(xiàn)設(shè)計(jì)中的錯(cuò)誤，縮短設(shè)計(jì)周期。正因?yàn)?VHDL 的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)， VHDL 設(shè)計(jì)程序的硬件實(shí)現(xiàn)目標(biāo)器件有廣闊的選擇范圍，其中包括各個(gè)系列的 CPLD、 FPGA 及各種 門陣 列實(shí)現(xiàn)目標(biāo)。強(qiáng)大的行為描述能力是避開具體的器件的結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （ 9）純硬件系統(tǒng)的高可靠性。 （ 5）開發(fā)技術(shù)的標(biāo)準(zhǔn)化、規(guī)范化以及 IP 核的可重用性。數(shù)字系統(tǒng)的設(shè)計(jì)已從芯片組合化設(shè)計(jì)走向單片系統(tǒng)的設(shè)計(jì)。進(jìn)入 21 世紀(jì)后， EDA 技術(shù)得到了更大的發(fā)展和應(yīng)用。 20 世紀(jì) 70年代，可編程邏輯技術(shù)及其器件問世，計(jì)算機(jī)作為一種運(yùn)算工具已在科研領(lǐng)域得到廣泛應(yīng)用。隨著 電子 技術(shù)的發(fā)展，在今后的電子產(chǎn)品的研發(fā)中， EDA 技術(shù)具有更好的開發(fā)手段和性價(jià)比，具有廣泛的市場(chǎng)應(yīng)用前景。它是計(jì)算機(jī)在監(jiān)測(cè)、管理和控制一個(gè)系統(tǒng)的過程中，取得原始數(shù)據(jù)的主要手段。本系統(tǒng)以多路數(shù)據(jù)的采集及監(jiān)測(cè)為例，介紹了可編程邏輯器件在模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換及數(shù)據(jù)監(jiān)控及處理中的設(shè)計(jì)方法。s MaxplusII,and the basic method to develop a data acquisition system design by using VHDL language. [Key words]: VHDL EDA ADC0809 DAC0832 Data Acquisition 用 VHDL 語言設(shè)計(jì)數(shù)據(jù)采集系統(tǒng) 第 4 頁 共 38 頁 目 錄 前言 ................................................................................................ 1 1 EDA 技術(shù)及開發(fā)環(huán)境 ............................................................................ 3 EDA 技術(shù) .................................................................................... 3 VHDL ........................................................................................ 4 EDA 技術(shù)的開發(fā)環(huán) 境－ MAXPLUSII ........................................................... 5 2 數(shù)據(jù)采集系統(tǒng)的研究分析及設(shè)計(jì)思路 ........................................................ 6 數(shù)據(jù)采集系統(tǒng)的研究與分析 ................................................................. 7 數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)思路 ................................................................... 7 3 數(shù)據(jù)采集系統(tǒng)模塊的相關(guān)介紹與分析 ........................................................ 8 數(shù)據(jù)輸入模塊 .............................................................................. 8 數(shù)據(jù)輸入單元設(shè)計(jì) ................................................................... 8 ADC0809 接線圖 ...................................................................... 9 模塊功能實(shí)現(xiàn) ....................................................................... 10 數(shù)據(jù) 采集系統(tǒng)各模塊分析 .................................................................. 11 A/D 轉(zhuǎn)換控制模塊 ADZHKZ 的設(shè)計(jì) ........................................................ 21 數(shù)據(jù)運(yùn)算與處理模塊 SJYSCL ............................................................ 17 D/A 轉(zhuǎn)換控制模塊 DAZHKZ .............................................................. 22 鍵盤輸入與數(shù)據(jù)顯示控制模塊 JPXSKZ ...................................................... 28 數(shù)碼顯示模塊 DISP 的設(shè)計(jì) .............................................................. 25 數(shù)據(jù)輸出模塊 .............................................................................. 25 DAC0832 芯片介紹 .................................................................. 25 DACO832 接線圖 ..................................................................... 26 4 仿真結(jié)果 ....................................................................................... 27 5 硬件連接實(shí)物圖 ............................................................................... 32 6 結(jié)論 ............................................................................................. 33 致謝 ............................................................................................... 35 參考文獻(xiàn) .......................................................................................... 35 附錄 ............................................................................................... 35 用 VHDL 語言設(shè)計(jì)數(shù)據(jù)采集系統(tǒng) 第 5 頁 共 38 頁 前言 隨著計(jì)算機(jī)技術(shù)的發(fā)展與普及，數(shù)字設(shè)備正越來越多地取代模擬設(shè)備，在生產(chǎn)過程控制和科學(xué)研究等廣泛的領(lǐng)域中，計(jì)算機(jī)測(cè)控技術(shù)正發(fā)揮著越來越重要的作用。 但是 EDA 利用 VHDL 語言來設(shè)計(jì)實(shí)現(xiàn) 該系統(tǒng) ，將更加直觀，少了匯編語言的復(fù)雜、煩瑣， 其自頂而下的設(shè)計(jì)方法可以對(duì)模型進(jìn)行及時(shí)修改，以改進(jìn)系統(tǒng)或子系統(tǒng)的功能，更正設(shè)計(jì)錯(cuò)誤，從而提高目標(biāo)系統(tǒng)的工作速度，減小面積耗用，降低功耗和成本等。 在數(shù)據(jù)處理完之后，將數(shù)據(jù)輸出給 DAC0832，再將數(shù)字信號(hào)轉(zhuǎn)換為模擬量輸出 ，輸出值與數(shù)碼管顯示的差值電壓相同 。而在 80年代末，出現(xiàn)了 FPGA， CAE、 CAD 技術(shù)的應(yīng)用更為廣泛，他們?cè)?PCB設(shè)計(jì)方面的原理圖輸入、自動(dòng)布局布線及 PCB 分析以及邏輯設(shè)計(jì)、邏輯仿