【正文】 :23:1504:23:15January 24, 2023 ? 1意志堅(jiān)強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 2023年 1月 上午 4時(shí) 23分 :23January 24, 2023 ? 1少年十五二十時(shí)，步行奪得胡馬騎。 上午 4時(shí) 23分 15秒 上午 4時(shí) 23分 04:23: ? 沒有失敗，只有暫時(shí)停止成功！。 04:23:1504:23:1504:231/24/2023 4:23:15 AM ? 1以我獨(dú)沈久，愧君相見頻。 橋單元把系 統(tǒng)總線傳輸 轉(zhuǎn)化為 APB 總線傳輸 。 AHB總線的接口信號(hào) 時(shí)鐘信號(hào) 仲裁信號(hào) 地址信號(hào) 控制信號(hào) 寫數(shù)據(jù) 讀數(shù)據(jù) 響應(yīng)信號(hào) 除了時(shí)鐘與仲裁信號(hào)之外，其余的信號(hào)皆通過多路器傳送。與 AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線 ? 先進(jìn) 外設(shè)總線 APB（ Advanced Peripheral Bus） ? 適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度 ? 適合較復(fù)雜的應(yīng)用，需要遵守較簡(jiǎn)單的操作協(xié)議；擁有眾多的第三方支持 47 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AMBA總線 48 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 高性能 ARM核 高性能片上 RAM 高性能 DMAC核 高帶寬片外存儲(chǔ)器接口 橋 鍵盤 UART Timer PIO AHB or ASB APB 49 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) IBM CoreConnect ? 處理器 局部總線 PLB（ Processor Local Bus） ? 高帶寬、低延遲、高性能 ? 連接高速 CPU核、高速 MEM控制器、高速 DMAC等高性能設(shè)備 ? 片內(nèi)的 外設(shè)總線 OPB（ Onchip Peripheral Bus） ? 連接低性能設(shè)備，減少其對(duì) PLB的性能影響 ? 通過 OPB橋?qū)崿F(xiàn) PLB主設(shè)備和 OPB從設(shè)備的數(shù)據(jù)傳輸 ? 設(shè)備 控制寄存器總線 DCR（ Device Control Register） ? 用于配置 PLB設(shè)備和 OPB設(shè)備的狀態(tài)寄存器和控制寄存器 ? 減輕 PLB總線在低性能狀態(tài)下的負(fù)荷 ? 方案完整，但一般用于高性能系統(tǒng)設(shè)計(jì)中（如工作站），不太適合簡(jiǎn)單的嵌入式系統(tǒng)應(yīng)用 50 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) CoreConnect總線結(jié)構(gòu)框圖 Embedded System 高性能 CPU核 高速 存儲(chǔ)器 仲裁 DMAC 核 外部總線結(jié)構(gòu) 接口 OPB 橋 Keyboard UART Timer PIO PLB OPB DCR 51 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) Silicore的 Wishbone ? 定義了一條高速總線的 信號(hào)和總線周期 。微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 電子科技大學(xué) 通信與信息工程學(xué)院 第 4章 總線技術(shù)與總線標(biāo)準(zhǔn) 4學(xué)時(shí) 1 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 第 4章 總線技術(shù)與總線標(biāo)準(zhǔn)（ 4課時(shí)） 總線技術(shù) （掌握） ? 總線技術(shù)概述 ? 總線仲裁 ? 總線操作與時(shí)序 總線標(biāo)準(zhǔn) （理解） ? 片內(nèi) AMBA總線 ? PCI系統(tǒng)總線 ? 異步串行通信總線 2 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 總線技術(shù) ? 總線是計(jì)算機(jī)系統(tǒng)中的 信息傳輸通道 ，由系統(tǒng)中各個(gè)部件所共享 。在復(fù)雜系統(tǒng)中可采用兩條 Wishbone總線分別連接高速和低速設(shè)備，兩條總線之間的接口簡(jiǎn)單 ? 提供了 4種互連方式 ：兩個(gè) IP核的點(diǎn)到點(diǎn)連接；多個(gè)串行 IP核的數(shù)據(jù)流連接；多個(gè) IP核的共享總線連接、高吞吐量的交叉開關(guān) ? 完全免費(fèi)，開發(fā)性強(qiáng)；結(jié)構(gòu)簡(jiǎn)單、互連靈活；通常應(yīng)用于簡(jiǎn)單的嵌入式控制器和一些高速系統(tǒng)中，但對(duì)高性能系統(tǒng)的支持不夠 52 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) Altera的 Avalon ? 主要用于 Altera公司的 NIOS軟核 系統(tǒng)中實(shí)現(xiàn) SOPC ? 規(guī)定了 主設(shè)備和從設(shè)備 之間進(jìn)行連接的端口和通信時(shí)序，配置簡(jiǎn)單，可由 EDA工具（ SOPC Builder）快速生成 ? 采用 從設(shè)備仲裁 技術(shù)，允許多個(gè)主設(shè)備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系 統(tǒng)的吞吐量 53 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) Avalon的交換式總線結(jié)構(gòu) 54 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AMBA總線 ? AMBA總線規(guī)范是由 ARM公司推出的一種用于高性能嵌入式微處理器設(shè)計(jì)的片上總線標(biāo)準(zhǔn)，由于 AMBA總線的開放性和其本身的高性能，以及由于 ARM處理器的廣泛應(yīng)用，AMBA已成為 SOC設(shè)計(jì)中使用最廣泛的總線標(biāo)準(zhǔn)。 57 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線的互連 58 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線主模塊接口 59 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線從模塊接口 60 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線仲裁器接口 61 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB基本傳輸 ? 在 AHB總線上，一次完整的傳輸可以分成兩個(gè)階段：地址傳送階段與數(shù)據(jù)傳送階段。 69 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) APB橋的傳輸過程 70 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) ?鎖存地址并在整個(gè)傳輸過程中保持其有效 ， 直到數(shù)據(jù)傳送完成 。 :23:1504:23Jan2324Jan23 ? 1故人江海別，幾度隔山川。 , January 24, 2023 ? 很多事情努力了未必有結(jié)果，但是不努力卻什么改變也沒有。 2023年 1月 24日星期二 4時(shí) 23分 15秒 04:23:1524 January 2023 ? 1空山新雨后，天氣晚來秋。 2023年 1月 24日星期二 上午 4時(shí) 23分 15秒 04:23: ? 1最具挑戰(zhàn)性的挑戰(zhàn)莫過于提升自我。勝人者有力，自勝者強(qiáng)。 。 2023年 1月 24日星期二 4時(shí) 23分 15秒 04:23:1524 January 2023 ? 1做前，能夠環(huán)視四周；做時(shí)，你只能或者最好沿著以腳為起點(diǎn)的射線向前。 , January 24, 2023 ? 雨中黃葉樹，燈下白頭人。 另外， APB 橋也是在更 高層次系統(tǒng) 總線上的一 個(gè)從模塊。基礎(chǔ)結(jié)構(gòu)則由仲裁器 (arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器 、譯碼器、虛擬從模塊、虛擬主模塊等組成。 ? Ci接管總線后 ， BG信號(hào)不再后傳 ， 即 BGOUTi＝ 0 35 主控模塊 1 主控 模塊 2 主控模塊 N 允許 BG 請(qǐng)求 BR 忙 BB 總線仲裁器 …… 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 各主控器有 獨(dú)立的 總線請(qǐng)求 BR、 總線允許 BG，互不影響 總線仲裁器 直接識(shí)別 所有設(shè)備的請(qǐng)求，并向選中的設(shè)備 Ci發(fā) BGi 特點(diǎn)：各主控模塊有獨(dú)立的請(qǐng)求信號(hào)線和允許信號(hào)線，其優(yōu)先級(jí)別由總線仲裁器內(nèi)部模塊判定； 優(yōu)點(diǎn)：總線請(qǐng)求響應(yīng)的速度快； 缺點(diǎn)：擴(kuò)充性較差； 并行仲裁 總線仲裁器 C1 C2 Cn 總線 … BR1 BG1 BR2 BG2 BRn BGn … BB BCLK（總線時(shí)鐘） 36 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 串并行二維仲裁 從下一設(shè)備 主模塊 1 主模塊 2 主模塊 3 允許 BG 請(qǐng)求 BR 忙 BB 總線仲裁器 …… 主模塊 4 到下一設(shè)備 綜合了前兩種仲裁方式的優(yōu)點(diǎn)和缺點(diǎn) 37 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 分布式總線仲裁方式 ? 總線上各個(gè)設(shè)備都有總線仲裁模塊 ? 當(dāng)任何一個(gè)設(shè)備申請(qǐng)總線，置“總線忙”狀態(tài)，以阻止其他設(shè)備同時(shí)請(qǐng)求 IN OUT 主設(shè)備 1 IN OUT 主設(shè)備 2 IN OUT 主設(shè)備 3 IN OUT 主設(shè)備 4 IN OUT 主設(shè)備 5 總線請(qǐng)求 總線忙 +5V 仲裁線 總線 38 林水生 2023 電子科技大學(xué) 通信與信息工程學(xué)院