杭州康芯電子-免費(fèi)閱讀
【正文】 I0 + I2 12基于乘積項(xiàng)的結(jié)構(gòu)模塊CPLD Complex Programmable Logic Device基于查找表的結(jié)構(gòu)模塊 FPGA Field Programmable Gate Array二、構(gòu)成可編程邏輯的 兩種主要實(shí)現(xiàn)方法13基于乘積項(xiàng)的結(jié)構(gòu)模塊可編程的 “與 ”陣列，固定的 “或 ”陣列結(jié)構(gòu)原理與特點(diǎn)：O2 = I2 可編程邏輯器件 是用戶可自由配置的數(shù)字集成電路 (ICs) 。 I1 輸出查黑找盒表子輸入 1輸入 2輸入 3輸入 4什么是查找表 ?基于查找表的結(jié)構(gòu)模塊 151000001010000010輸入 A 輸入 B 輸入 C 輸入 D 查找表輸出16x1RAM查找表原理多路選擇器Y=ABCD+ ABCD+ ABCD+ ABCD 16三、可編程邏輯器件實(shí)物17EPM7128S18ALTERA EPF10K10PC84 19第四節(jié) EDA工具軟件 ALTERA： MAX+PLUSII、 QUARTUSII LATTICE： isp E
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1