單周期cpu設(shè)計-免費(fèi)閱讀
【正文】 但在接下來的日子，我們沒有因為不會而放棄，而是努力專心去設(shè)計好每個部件，對每個部件的功能進(jìn)行模擬仿真，確保這一部件模塊不出錯，在設(shè)計過程中，感覺我們頭腦慢慢開竅，也明白了下一步需要設(shè)計的東西，或許這是潛移默化的效果吧。 第五條指令的前4位功能操作碼為0110，是SUB指令。 數(shù)據(jù)存儲器初始數(shù)據(jù)數(shù)據(jù)存儲器中存放初始數(shù)據(jù)如表3，在數(shù)據(jù)存儲器中以二進(jìn)制存在，這里表述使用16進(jìn)制，表示的意思是：在數(shù)據(jù)存儲器中，地址0H，1H，2H，3H存放的初始數(shù)據(jù)是0002H，0001H，0003H，0004H。b1110 : OUT = 39。b10000011。 39。b0110 : OUT = 39。b10110000。 39。圖26是對應(yīng)策略的模塊，可以看到，使用了4個此模塊，分別將結(jié)果數(shù)據(jù)的[30]、[74]、[118]、[1512]對應(yīng)顯示管的[70]、[158]、[2316]、[3124]。圖20 寫入寄存器地址數(shù)據(jù)選擇器l 根據(jù)ALUSrcB控制信號確定ALU單元的輸入B端的數(shù)據(jù)來源，主要用于LW指令中，判斷存儲器地址是由寄存器的1端和2端相加得到還是由寄存器的1端和指令后6位擴(kuò)展成16位相加得到，如圖21所示。 數(shù)據(jù)存儲器從圖14可以看出，數(shù)據(jù)存儲器RAM有4個輸入端和1個輸出端，能夠?qū)崿F(xiàn)將數(shù)據(jù)寫入存儲器操作，應(yīng)該要有準(zhǔn)備寫入的數(shù)據(jù)，要寫入的地址以及內(nèi)存寫操作控制信號，同時應(yīng)有時鐘信號控制，對應(yīng)的輸出端即從內(nèi)存取出的數(shù)據(jù)。l 圖中還有一個74138譯碼器，G1端為WE寫信號，當(dāng)要向寄存器存數(shù)時，應(yīng)使寫信號有效，同時給出3位需要寫的地址，將要寫入的數(shù)據(jù)存至譯碼生成對應(yīng)的寄存器中。 器件單元模塊此模塊的設(shè)計是CPU設(shè)計的核心部分，它是將眾多模塊整合在一起，在此模塊中主要包括：寄存器組、控制器、存儲器、PC計數(shù)器、數(shù)據(jù)選擇器、ALU單元這六大單元。數(shù)據(jù)存儲器為RAM型，表示可讀可寫，所以數(shù)據(jù)儲存器有4個端口，當(dāng)寫信號有效時，應(yīng)給出寫的地址及數(shù)據(jù)，再加上時鐘信號，這里的數(shù)據(jù)存儲器采用軟件封裝好的RAM1PORT存儲器。 寄存器組寄存器組是作為保存數(shù)據(jù)的器件，故應(yīng)使用時鐘觸發(fā)的D觸發(fā)器（DFFE），等待一個時鐘到來將數(shù)據(jù)傳出去。圖2 指令格式簡要設(shè)計圖 器件單元模塊此模塊的設(shè)計是CPU設(shè)計的核心部分，它主要涉及到CPU中多個器件的設(shè)計。3) 通過設(shè)計合理的16位指令，實(shí)現(xiàn)從存儲器取初始數(shù)和存數(shù)，對初始數(shù)進(jìn)行加減操作，通過修改存儲器初始數(shù)據(jù)，實(shí)現(xiàn)FPGA上LED顯示無限加n減m的效果。信息科學(xué)與工程學(xué)院課程設(shè)計報告 課程名稱： 計算機(jī)組成原理與結(jié)構(gòu) 題目： 單周期CPU邏輯設(shè)計 年級/專業(yè)： XXXXXXXXXXXXXXX X 學(xué)生姓名： 王俠俠、李懷民 學(xué)號： XXXXXXXXXXXXXXXXXXX 指導(dǎo)老師： XXXX 開始時間：2016年9月15日結(jié)束時間：2016年11月15日目 錄摘 要一、 設(shè)計目的與目標(biāo) 設(shè)計目的 設(shè)計目標(biāo)二、 課程設(shè)計器材 硬件平臺 軟件平臺三、CPU邏輯設(shè)計總體方案 指令模塊 部件模塊四、模塊詳細(xì)設(shè)計 指令設(shè)計模塊 部件設(shè)計模塊五、實(shí)驗數(shù)據(jù) 初始數(shù)據(jù) 指令數(shù)據(jù)六、結(jié)論和體會七、參考文獻(xiàn)摘 要本CPU設(shè)計實(shí)驗以Quartus II ，以Cyclone采III型號EP3C16F484C6為FPGA實(shí)測板。二、 課程設(shè)計器材 硬件平臺本實(shí)驗所需的硬件主要有：PC微型計算機(jī)和FPGA板Cyclone III系列，型號EP3C16U484C6實(shí)驗開發(fā)板以及USB連接線。我們依然采用模塊設(shè)計方案，把總體設(shè)計拆分成多個相互獨(dú)立的器件，再對每部分器件單獨(dú)設(shè)計。本實(shí)驗設(shè)計為16位CPU，故每個寄存器應(yīng)為16位，即每個寄存器是由16個D觸發(fā)器擴(kuò)展而成。指令存儲器為ROM型，表示只讀，所以地址存儲器有2個端口，應(yīng)給出讀的地址信號以及時鐘信號這里的數(shù)據(jù)存儲器采用軟件封裝好的ROM1PORT存儲器。（4）存儲器訪問(MEM)：所有需要訪問存儲器的操作都將在這個步驟中執(zhí)行，該步驟給出存儲器的數(shù)據(jù)地址，把數(shù)據(jù)寫入到存儲器中數(shù)據(jù)地址所指定的存儲單元或者從存儲器中得到數(shù)據(jù)地址單元中的數(shù)據(jù)。如下圖5所示，展示出模塊間整合的總體效果，可以看出，每個模塊的功能還是顯而易見的，各模塊間通過命名一致達(dá)到數(shù)據(jù)雙向傳輸效果。l 同時圖中還有2個8位數(shù)據(jù)選擇器，主要是用于當(dāng)讀取寄存器數(shù)據(jù)時，給出讀取寄存器的地址，對應(yīng)8位數(shù)據(jù)選擇器輸出對應(yīng)寄存器中的數(shù)據(jù)。圖14 數(shù)據(jù)存儲器RAM 指令存儲器從圖15可以看出，指令存儲器ROM有2個輸入端和1個輸出端，能夠?qū)崿F(xiàn)將指令數(shù)據(jù)從指令存儲器中取出，輸入端應(yīng)有準(zhǔn)備要取出指令的地址以及時鐘信號，輸出端即從指令存儲器中取出的16位指令。圖21 ALU的B端數(shù)據(jù)選擇器 ALU單元ALU單元主要用于將兩端輸入數(shù)據(jù)進(jìn)行加或減操作，從圖22可以看到，ALU綜合模塊，有3個輸入端，分別是輸入數(shù)據(jù)A、B端和控制信號，對應(yīng)輸出端是AB端加或減的結(jié)果。module changer(IN,OUT)。b0
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1