【正文】 第 6章輸入輸出系統(tǒng) 例 [62]： PC系列中的 8237A。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內容由 CPU寫入。 注意，任何一個通道開始 DMA服務后。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D3： 允許選擇工作時序。 (DMA+8) 它用來控制 8237A的操作，其內容由 CPU寫入。 第 6章輸入輸出系統(tǒng) (DMA+8) 它用來控制 8237A的操作，其內容由 CPU寫入。這種軟件請求 DMA傳輸操作必須是成組傳輸方式，并且在傳送結束后， 信號會清除相應請求位，因此，每執(zhí)行一次軟件請求 DMA傳送，都要對請求寄存器編程一次，如同硬件 DREQ請求信號一樣。 D7 D6 D5 D4 D3 D2 D1 D0 未 用 屏蔽位 通道選擇 1=屏蔽 O=不屏蔽 00=選定通道 0 01=選定通道 1 10=選定通道 2 11=選定通道 3 第 6章輸入輸出系統(tǒng) 四位屏蔽位寄存器 (DMA+15)：四位屏蔽寄存器可同時屏蔽四個通道 (但對由軟件設定的 DMA請求位不能屏蔽 )。即寫一個屏蔽位的屏蔽字和寫四個屏蔽位的屏蔽字。它的初值與基值字節(jié)計數器的內容相同。 EOP第 6章輸入輸出系統(tǒng) （ 4）基值字節(jié)計數器 (DMA+1， +3， +5， +7) 16位地址寄存器，存放 DMA傳送的總字節(jié)數，在初始化時，由 CPU以先低字節(jié)后高字節(jié)順序寫入。地址增 l，不用自動預臵，其讀 /寫操作的方式字如下： ? 讀盤 (DMA寫 )=01000110B=46H ? 寫盤 (DMA讀 )=01001010B=4AH ? 校驗盤 (DMA校驗 )=01000010B=42H 因此，若采用上述方式從軟盤上讀一個扇區(qū)的數據存放到內存區(qū)，則方式字為； (01000110)B=46H。 ? 校驗：是一種偽傳送，僅對芯片內部讀寫功能進行校驗，而對存儲器與 I/O接口的控制信號均被禁止。記作 DMA+0～ DMA+15。 第 6章輸入輸出系統(tǒng) 8237ADMA控制器是一個 40個引腳的雙列直插式組件。然后由它向 I/O設備發(fā)應答信號 DACK和讀寫信號 ,向存儲器發(fā)地址信號和讀寫信號，開始 DMA傳送。但在它取得總線控制權之前，又和其他 I/O接口芯片一樣，受 CPU的控制。并且內存地址的修改，傳送完畢的結束報告都由硬件完成，因此大大提高了傳輸速度。 ? 支持 DMA傳送。 用 DMA方式傳送數據時，在存儲器和外部設備之間，直接開辟高速的數據傳送通路。例如， Intel公司的 825 8237， Zilog公司的 Z8410， Motorola公司的 MC6844等。 ? 不能發(fā)現和處理預先無法估計的錯誤和異常。 圖 615為一個查詢輸入接口。 在這種方式下， CPU每當執(zhí)行 I/O操作前，必須執(zhí)行某些附加的指令以查詢外設的狀態(tài)，這種傳送方式在接口電路中，除具有數據緩沖器或數據鎖存器外，還應具有外設狀態(tài)標志位，用來反映外部設備數據的情況。當需要輸入時， CPU執(zhí)行輸入指令： IN A， 01H 首先將地址碼 0lH通過地址總線輸出到譯碼器，譯碼器輸出有效信號送至門 l；然后 CPU發(fā)出輸入輸出請求及讀命令作為輸人操作的控制信號送到門 1，于是門 1輸出有效，打開三態(tài)緩沖器，使地址為 01H的外設送來的數據進入數據總線，最后， CPU采樣數據總線并將數據傳送至累加寄存器 A。因此，輸入的數據就不用加鎖存器而直接用三態(tài)緩沖器與系統(tǒng)總線連接。當CPU執(zhí)行該程序段時便控制完成信息的傳送。門電路延遲時間不能太長，否則有可能 或 已生效之后， I/O端口地址譯碼才有效，從而導致對別的端口地址進行誤讀寫操作。 A6⊕ 2并且將所有 “異或門 ”的輸出端連在一起，再接到 LSl38的控制端 G1上。 ? 當 P0~7=Q0~7時， P=0，輸出低電平。如圖 66所示，就是用 4位比較器 74LS85來譯碼的。 LS20 LS30 （ a） A9 ≥1 1 1 1 1 LS32 IORAEN A0 A1 A2 A3 A8 A7 A6 A5 A4 LS04 amp。 第 6章輸入輸出系統(tǒng) 3. I/O端口地址碼電路的幾種形式 I/O端口地址譯碼電路的 形式 可分為 ? 固定式端口地址譯碼 ? 可選式端口地址譯碼 若按譯碼電路采用的 元器件 來分，則可分為 ? 門電路譯碼 ? 譯碼器譯碼 第 6章輸入輸出系統(tǒng) （ 1）固定式端口地址譯碼。那么，就需要把來自地址總線上的地址代碼翻譯成為所需要訪問的端口 (寄存器地址代碼 )的。輸人數據時，將 I/O設備接口中的數據寄存器內容送到 CPU內部的某一寄存器；輸出教據時，將 CPU內部某一寄存器的內容送到設備接口中的數據寄存器。其指令格式為： 輸入 MOV DX， H ；建立指針 IN AX， DX ； 16位傳送 或 IN AL， DX ； 8位傳送 輸出 MOV DX， H OUT DX， AX ； 16位傳送 或 OUT AL， DX ； 8位傳送 注： H為 16位的兩字節(jié)地址。表 61列舉了 8086/8088的 I/O指令。如圖 63所示。 第 6章輸入輸出系統(tǒng) I/O設備端口的編址 如何實現對這些端口的訪問，即尋址問題。這些芯片大多都是可編程的大規(guī)模集成電路，完成相應的接口操作。 ? 具有定時／計數功能。 CPU送至接口，用于控制接口的工作方式； ? 狀態(tài)信息?？梢娺@些設備實際上也是輸入 /輸出設備，但與單純輸入或輸出的設備又不盡相同。 第 6章輸入輸出系統(tǒng) （ 2）輸出設備 輸出設備指的 是將計算機處理過的信息轉換為人們所需的數字、文字、字符、聲音、圖形、圖像等 ．并在其信息載體上輸出的裝臵。在一些控制場合，還需要模 /數轉換器、數 /模轉換器、發(fā)光二極管、撥碼盤、光電隔離器、開關等。 在微型計算機系統(tǒng)中，被計算機處理的信息，如程序、原始數據和各種現場采集到的數據都需要通過輸入設備送入計算機中進行處理，而計算機處理的結果又需要通過輸出設備輸出顯示。外部設備種類繁多，性能各異。 如：調制解調器 (MODEM)、多路復用器、中繼器、路由器、網橋、網關、網絡適配器、群集控制器、集線器 (HUB)等。 第 6章輸入輸出系統(tǒng) 1. I/O接口的基本構成 I/O接口是 CPU與外部設備進行信息交換的橋梁 ，三者之間的關系如圖 61所示。 通常由下列幾部分構成： ? 輸入／輸出數據緩沖單元 ? 讀／寫控制電路 ? 命令／狀態(tài)單元 第 6章輸入輸出系統(tǒng) 2. I/O接口的功能 I/O接口的主要功能可概括為以下幾點： ? 具有對輸入 /輸出數據進行緩沖、隔離和鎖存緩沖數據的傳送功能，以實現高速 CPU與慢速 I/O設備之間數據傳送時取得同步。 ? 專用接口芯片 是為某種專門用途或某種專用 I/O設備而研制的。 所以 CPU通過這些端口發(fā)送命令，讀取狀態(tài)和傳送數據，因此，一個接口可有幾個端口，如控制口、狀態(tài)口、數據口等。 凡對存儲器可以使用的指令均可用于 端口 。不同的微機系統(tǒng)對 I/O端口地址的分配是不同的。系統(tǒng)主機板上的 I/O端口，采用單字節(jié)地址，并且是直接尋址方式，其指令格式為： 輸入 IN AX， PORT (輸入 16位數據 ) IN AL， PORT (輸入 8位 ) 輸出 OUT PORT， AX (輸出 16位 ) OUT PORT， AL (輸出 8位 ) 注： PORT是一個 8位的字節(jié)地址。 ?測試設備的狀態(tài)。 ? 一般用戶可使用 300～ 31FH地址，這是 IBMPC系列機留作實驗卡用的。 地址譯碼電路的輸出信號，通常是低電平有效，高電平無效。其中，圖 64(a)所示電路可譯出 2F8H讀操作端口地址，圖 64 (b)所示電路能譯出進行讀 /寫操作的 2E2H端口地址。 G1 接口芯片進行內部譯碼 G2A G2B AEN A9 A8 A7 A6 A5 IOW A4～ A0 DMACS（ 選中 DMA控制器 8237） INTRCS（ 選中中斷控制器 8259） T/CCS（ 選中定時 /計數控制器 8253） PPICS（ 選中并行接口芯片 8255） A B C 圖 65 PC/XT主機板上的 I/O譯碼電路 第 6章輸入輸出系統(tǒng) 若接口電路中需使用多個端口地址時，則采用譯碼器譯碼比較方便。這種譯碼方式可以通過開關使接口卡的 I/O端口地址根據要求加以改變而無需改動線路，其電路結構形式如下。 7P7Q+5V 0Q+5V DIP IORIOR A0 圖 67 用比較器組成的可選式譯碼電路 第 6章輸入輸出系統(tǒng) ②使用 “異或門 ”+地址開關 如果用 “異或門 ”代替比較器，則可得到圖 68所示的譯碼電路，它由 3片 “異或門 ”74LSl36， 9位 DIP開關和譯碼器 74LS138組成。A9⊕ 5 A8A3 圖 69 74LS136內部邏輯 圖 610可選式譯碼電路 第 6章輸入輸出系統(tǒng) （ 3）使用跳接開關 如果采用跳接開關代替 DIP開關，則可得到如圖 610所示的可選式譯碼電路。 以上方式各有不同特點．標志著 CPU與外設并行操作程度的逐步提高和 CPU效率的充分發(fā)揮。外設肯定是 “空閑 ”的）。以下程序不斷掃描 8個開關，當開關閉合時，點亮相應的 LED；掃描周期為 10ms，通過調一個子程序 DELAY來實現，該子程序已被省略。 第 6章輸入輸出系統(tǒng) … 門 2 02H 地址總線 寫命令 IO請求 CPU D7~D0 A7~A0 A amp。如果只有一臺外設，自然可用單一觸發(fā)器記錄外設狀態(tài)；若有不只一臺外設，則可使用帶有使能端的狀態(tài)寄存器，用其中 1位或 2位記錄一臺外設的狀態(tài)。 缺點： ? CPU與外圍設備只能串行工作。 第 6章輸入輸出系統(tǒng) DMA控制方式 不經 CPU的干預，而是在專用硬件電路的控制下直接進行數據傳送。當一批數據傳送完畢， DMA把總線控制權退還給 CPU。如 Intel 8089就是一種專門配合 8086/8088使用的 I/O處理器芯片。 第 6章輸入輸出系統(tǒng) 系統(tǒng)存儲器 （公共信箱） IOP CPU 通道注意 CA 中斷請求 圖 618 IOP與 CPU的信息交換 第 6章輸入輸出系統(tǒng) I/O端口數據傳送的控制方式 DMA控制器 8237 輸入輸出系統(tǒng)概述 I/0設備的編址方式 微機中常用的幾種總線 第 6章輸入輸出系統(tǒng) DMA控制器 8237 DMA傳送主要用于 需要高速大批量數據傳送的系統(tǒng)中，以提高數據的吞吐量 。另外，還配備了 DMA頁面寄存器及總線裁決邏輯，構成一個完整的 DMA系統(tǒng)，可支持 4個通道 (單片 )或 7個通道(兩片 )的 DMA傳輸。使 CPU對總線的控制失效 (地址、數據、讀、寫控制線呈高阻浮空 )，并且發(fā) HLDA總線應答信號通知 DMAC。并且還可以用 級聯(lián) 方式來擴充更多的通道。 第 6章輸入輸出系統(tǒng) 定時 和 控制 邏輯 優(yōu)先 權 控制 邏輯 寫緩沖器 讀緩沖器 A 4 ~A 7 輸出緩 沖 器 DB 0 ~DB 7 D 0 ~D 1 I/O 緩沖器 命 令 控 制 16 位總線 16 位總 線 讀 / 寫緩沖器 當前地址 當前字計 寄存器 數寄存 器 (16 位 ) (16 位 ) 讀緩