【正文】 p15 = conv_integer(x15)*c15。 p7 = conv_integer(x7)*c7。 end process。 x5 =x4。 x13 =x12。 x1 =(others=39。039。)。 x9 =(others=39。039。)。 constant c14:integer :=2。 constant c6:integer :=67。 end fir。 基于 FPGA 數(shù)字高通濾波器設計 28 附 錄 附錄 1 軟件相關程序 library ieee。 [9]Uwe MeyerBaesc?；?FPGA 的 IIR 數(shù)字濾波器的設計與仿真，計算機仿真， 2020。 基于 FPGA 數(shù)字高通濾波器設計 26 致 謝 時間荏苒，一轉(zhuǎn)眼大學四年匆匆離去， 在這一百多天的時間里，我 得到了 尊敬的 導師 的悉心指導和無私 的 教誨 ， 本課題從 做開題報告和查找資料以 及仿真過程 開始，直至今天完成課題的研究和論文的撰寫，導師 都 給予了 我 無私的幫助。在論文中我充分地運用了大學期間所學到的知識。歷經(jīng)了幾個月的奮戰(zhàn)，畢業(yè)設計終于落下了帷幕。在進行綜合之前， 需要執(zhí)行 mdl 轉(zhuǎn)換成 VHDL 的操作 。 在此利用 MATLAB 來完成 FIR 濾波器系數(shù)的確定。 16 階 FIR 濾波器模型的建 立 首先 ,新建 一個 MDL 模型文件 ，將上述 4 階 FIR 高通 濾波器模型 轉(zhuǎn)變?yōu)橐粋€子系統(tǒng)（ SubSystem） ,將子系統(tǒng) 取 名為 fir4tap， fir4tap 的內(nèi)部結(jié)構(gòu)如圖 所示 。DSP Builder 設計流程的第一步是在 Matlab 的 Simulink 環(huán)境中建立一個 MDL 模型文件， 如圖 所示， 從 DSP Builder 和其他 Simulink 庫中 調(diào)用相關的圖形模塊 ，構(gòu)成 4 階 FIR 濾波器節(jié) ， 如圖 所示。Quartus 平臺與 Cadence、 ExemplarLogic、 MentorGraphics、 Synopsys 和Synplicity 等 EDA 供應商的開發(fā)工具相兼容。 MATLAB 將高性能的數(shù)值計算和可視化集成在一起，并提供了大量的內(nèi)置函數(shù)，從而被廣泛地應用于科學計算、控制系統(tǒng)、信息處理等領域的分析、仿真和設計工作，而且利用 MATLAB 產(chǎn)品的開放式結(jié)構(gòu)，可以非常容易地對 MATLAB 的功能進行擴充，從而在不斷深化對問題認識的同時，不斷完善 MATLAB 產(chǎn)品以提高產(chǎn)品自身的競爭能力。通過 ModelSim仿真生成的 TestBench可以驗證生成的 VHDL代碼與 Simulink 中 DSP 模型的一致性。合成后的一體化經(jīng)營將產(chǎn)生一個網(wǎng)表文件，以用于下道工序。 在手動流程中，設計者可以靈活地指定綜合、適配條件。在靈活性方面， FPGA 的靈活性遠遠高于 ASIC / ASSP，也比 DSP 處理器更好。至于速度，以滿足要求，采用順序執(zhí)行的 CPU 架構(gòu)，更是不堪重負的 DSP 處理器。 單片通用集成電路 目前針對 DSP 算法的集成電路器件主要 有 ASSP 和 ASIC，它們 都 是半定制集成電路， 所以 在性能指標、工作速度和可靠性上具有不可比擬的優(yōu)勢。這個類的方法是比較容易一些，這是因為模擬濾波器的設計方法已經(jīng)非常成熟，它不僅有完整的設計公式，而且還擁有完善的圖表以供 查閱 。自寫程序往往不能達到很好的優(yōu)化，使得在性能 一般 ，但良好的IPcore Altera 公司需要 收費的 。他們的系統(tǒng)函數(shù)分別為： 式 中的 H(z)稱為 N 階 IIR 濾波器函數(shù)， （ N1） 階 FIR 濾波器函數(shù) 為 式 中的 H(z)。 數(shù)字濾波器的分類 通過不同的分類方法來對 數(shù)字濾波器 [4]進行分類 ， 則可以分出不同的種類 ，湖南工業(yè)大學本科畢業(yè)設計（論文） 5 但總的來說是分成兩類 。其缺點是采樣的需要，量化，編碼，和一個手時鐘頻率限制，可處理的信號的最高頻率還不夠高。 它通常被窄意的理解為選頻系統(tǒng) ，如帶通、帶阻、低通、高通。 單 片擴展 的方式則能使其應用范圍變廣，但是這會使濾波器的體積和功耗增加，導致另一種局限性。在現(xiàn)代雷達系統(tǒng)，數(shù)字信號處理部分是必不可少的，因為從信號生成，篩選，治療的目標參數(shù)估計和目標成像是分不開的數(shù)字濾波技術。 通信 數(shù)字濾波技術 在 現(xiàn)代技術在通信領域中 的影響之大 ， 以至于 幾乎沒有一個分支不會受到 它的影響 。 就是 對語音信號的波形特征、統(tǒng)計特性、模型參數(shù)等進行分析 和 計算；第二，語音合成。同時采集，傳輸，或信號處理和交換信號是分不開的濾波技術，是高效，靈活和可靠的信號傳輸是必不可少的。因此，數(shù)字信號實際上是由一個數(shù)字序列，它是一種數(shù)字音頻信號進行采樣和量化的信號，以獲得一維離散時間序列 。 本文采用 FPGA 器件來實現(xiàn)濾波器的設計，在實現(xiàn)方法上先用 MATLAB/Simulink工具箱建立濾波器模型，然后用 SignalCompiler 把 Simulink 的模型文件 (后綴是 .mdl)轉(zhuǎn)化為硬件描述語言 VHDL 文件，最后利用 QuartusII 完成濾波器的仿真、配置、編譯和下載。 （ 2020 屆） 本科畢業(yè)設計（論文）資料 題 目 名 稱： 基于 FPGA 的數(shù)字高通濾波器設計 學 院（部）： 理學院 專 業(yè)： 電子信息科學與技術 學 生 姓 名： 班 級： 電科 學號： 指導教師姓名： 職稱： 講師 最終評定成績： 湖南工業(yè)大學教務處 2020 屆 本科畢業(yè)設計（論文）資料 第一部分 畢業(yè)論文 I （ 2020 屆） 本科畢業(yè)設計（論文） 2020 年 5 月 題 目 名 稱： 基于 FPGA的數(shù)字高通濾波器設計 學 院（部）： 理學院 專 業(yè)： 電子信息科學與技術 學 生 姓 名： 班 級： 電科 1 學號 指導教師姓名： 職稱 講師 最終評定成績： II 湖南工業(yè)大學 本科畢業(yè)論文（設計） 誠信聲明 本人鄭重聲明：所呈交的畢業(yè)論文（設計），題目《基于 FPGA 數(shù)字高通濾波器設計 》是本人在指導教師的指導下，進行研究工作所取得的成果。本文最后用實例介紹了 FIR 數(shù)字濾波器 的實現(xiàn)過程。而數(shù)字圖像信號進行采樣，并獲得量化的信號是一個兩維離散空間序列。在所有的電子系統(tǒng)中，使用最多技術最復雜的要算數(shù)字濾波器了。利用專用數(shù)字硬件或在通用計算機上運行軟件來產(chǎn)生語音；第三，語音識別。信源編碼，信道編碼，調(diào)制，復用，數(shù)據(jù)壓縮和自適應信道均衡，數(shù)字濾波器被廣泛使用，特別是在數(shù)字通信，網(wǎng)絡通信，圖像通信，多媒體通信應用，如葉的數(shù)字濾波器，幾乎無法移動。數(shù)字濾波器是現(xiàn)代雷達信號非常活躍的研究領域之一。 專用的 DSP 器件 DSP 芯片較單片機 則 有著更為突出的優(yōu)點，如 它的 內(nèi)部帶有乘法器、累加器，它的 工作方式 為 流水線及并行結(jié)構(gòu)，多總線，速度快，配有適于信號處理的指令等。在頻域和時域均衡器也是一個濾波器，傳輸介質(zhì)，如通信系統(tǒng)開放電線，電纜或類似物的特性也是濾波器。此外，由于有限字長效應將導致頻域設計偏差值，量化和操作噪音和極限環(huán)振蕩。一類稱為經(jīng)典濾波器，該濾波器的特征通常由輸入信號的頻率成分有用且要過濾掉所有的頻率分量占據(jù)不同的頻帶，通過適當?shù)倪^濾器來實現(xiàn)的頻率選擇性濾波的目的。 數(shù)字濾波器的設計要求和方法 濾波器的指標 [5]常常在頻域給出。因此， 使用 DSP Builder 的 FPGA 設計方法， FIR濾波器設計的基礎上更加簡單，同時也能滿足設計要求。此外，還有一些提供給我們一些典型數(shù)字濾波器的類型。但 是 這種芯片的開發(fā)周期長、開發(fā)成本高，特別是在功能重構(gòu)以及應用性修正上缺乏靈活性， 所以 正在逐漸失去 其 實用性。 FPGA（現(xiàn)場可編程門陣列）器件 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 的概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block） 、輸出輸入模塊 IOB（ Input Output Block） 和內(nèi)部線 （ Interconnect） 三個部分。 綜上所述， 雖然 單片通用集成電路使用方 便，但 還是彌補不了它因為 字長和階數(shù)的規(guī)格較少， 不能滿足實際的需求 。不過，需要手動的調(diào)用 VHDL 綜合器進行綜合，調(diào)用 Quartus ?? 進行適配，調(diào)用 ModelSim 或者Quartus?? 進行仿真，最后用 Quartus?? 產(chǎn)生相應的編程文件用于 FPGA 的配置。在這里，產(chǎn)生所謂基于 FPGA 數(shù)字高通濾波器設計 10 的 ATOM 網(wǎng)表文件（圖 ） ，主要 EDIF 網(wǎng)表文件 1 種參數(shù)可以設置，并且包含特定的硬件設備系列的功能（如邏輯宏信用證， I / O 單元，該產(chǎn)品期限嵌入式系 統(tǒng)塊 ESB 等。另外， DSP Builder 在產(chǎn)生 TestBench 的同時，還產(chǎn)生了針對 ModelSim 仿真的 Rcl 腳本來簡化用戶的操作，掩蓋 ModelSim仿真時的復雜性。 目前 MATLAB 產(chǎn)品族可以用來進行：數(shù)值分析 、 數(shù)值和符號計算 、 工程與科學繪圖 、控制系統(tǒng)的設計與仿真 、 數(shù)字圖像處理 、 數(shù)字信 號處理 、 通訊系統(tǒng)設計與仿真 、 財務與金融工程 。改進了軟件的 LogicLock 模塊設計功能，增添 了 FastFit 編譯選項，推進了網(wǎng)絡編輯性能，而且提升了調(diào)試能力。 基于 FPGA 數(shù)字高通濾波器設計 14 圖 建立新模型 圖 4 階 FIR 濾波器節(jié)