模電實(shí)習(xí)設(shè)計(jì)基本共射放大電路及積分運(yùn)算電路方波轉(zhuǎn)換成三角波轉(zhuǎn)化和運(yùn)算電路-免費(fèi)閱讀
【正文】 雖然實(shí)習(xí)時(shí)間比較短，但我很認(rèn)真的對(duì)待這次實(shí)習(xí)，雖然有些東西還沒(méi)徹底明白，但我已經(jīng)學(xué)會(huì)了很多東西，明白了很多東西，以上所說(shuō)的只是一小部分，很多東西沒(méi)法具體說(shuō)，最為一名新世紀(jì)的大學(xué)生，在大學(xué)中要努力學(xué)習(xí)知識(shí)，充實(shí)自己，希望學(xué)校能多組織這樣的實(shí)習(xí)機(jī)會(huì)，讓我們能更加鍛煉自己的能力！另外，通過(guò)這次實(shí)習(xí)和老師的溝通和同學(xué)朋友的合作讓我們加深了感情，體會(huì)到了學(xué)習(xí)的愉悅。另R6=30，則R8=60；通過(guò)右側(cè)疊加電路便可輸出所需波形。并且能滿足要求輸出波形與輸入信號(hào)同相；度upp=2/3uipp。（3）：給電路圖加入示波器測(cè)量波形：（4）輸出波形如圖所示：剛好約放大波形92倍。，并學(xué)會(huì)分析數(shù)據(jù)及圖形。 3）設(shè)計(jì)實(shí)現(xiàn)各單元電路。仿真結(jié)果的后續(xù)處理，以及RF分析等內(nèi)容，它可結(jié)合SPICE,VHDL和Verilog等共同進(jìn)行模擬和數(shù)字電路仿真，并提供高階RF設(shè)計(jì)功能，可利用VHDL或Verilog設(shè)計(jì)與仿真FPGA/CPLD組件合成，而且還可以利用齊全的虛擬儀器對(duì)電路進(jìn)行測(cè)試與分析。我們此次的實(shí)習(xí)就應(yīng)用了此款軟件，讓我們?cè)谀ｋ姇?shū)上所學(xué)的一些電路、知識(shí)更加直觀的擺在我們眼前。 8）實(shí)際搭接電路，測(cè)試性能。解：設(shè)計(jì)電路圖如圖所示(2). 靜態(tài)點(diǎn)分析：由圖可知IBQ=VccVBEQ/R2。接線即可得到下圖解 ：（1）如下圖為積分運(yùn)算電路，可以將方波信號(hào)轉(zhuǎn)化為三角波信號(hào)。(1+R4/R5)=3
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1