【正文】 在此，謹向龍老師致以誠摯的謝意和崇高的敬意。我們每一個人永遠不能滿足于現(xiàn)有的成就，人生就像在爬山，一座山峰的后面還有更高的山峰在等著你。俗話說的好：苦不苦想想紅軍長征二萬五。這次課程設(shè)計是采用可編程邏輯器件進行設(shè)計，在完成設(shè)計的仿真和硬件驗證的基礎(chǔ)上，進行外圍電路的設(shè)計，系統(tǒng)的調(diào)試，這次的課程設(shè)計使我更進一步學習認識了EDA數(shù)字系統(tǒng)設(shè)計的知識，Verilog語言的鞏固，另外Model slimes 、Leonardospectrum、MAX+PLUS2 ，EDA實驗箱的配置等一系列的學習與應(yīng)用，不僅學到了很多新的知識，而且又鞏固了以前的老概念，在進行代碼編寫的時候，熟悉了Verilog語言的格式及用法，在仿真及綜合的時候?qū)W會了怎樣檢查代碼的語法或是用法的不正確，進行EDA實驗箱的應(yīng)用時又學會了怎樣配置 FPGA及管腳的對應(yīng)，在繪制系統(tǒng)原理圖是又一步一步學習了Portal的用法及連線，各種庫文件的調(diào)用，生成PCB版圖的方法等，總的在這次的課程設(shè)計的過程中學到了很多EDA電子電路設(shè)計的關(guān)聯(lián)的知識，令我的知識更加豐富，在FPGA方面的知識更加的得到鞏固。PLD器件和FPGA的主要區(qū)別在于PLD是通過修改具有固定內(nèi)連電路得邏輯功能來進行編程，而FPGA是通過修改一根或多根分割宏單元的基本功能塊的內(nèi)連線的布線來進行編程。電路由一個555B芯片、兩個電阻和兩個電容組成，通過電阻給電容C3充電、放電的過程來產(chǎn)生振蕩，從而輸出矩形脈沖。 end enddefault:beginsell_out=0。 s=idle。 //投入一個五角硬幣else if(yi_yuan)s=one。 always (posedge clk)
begin if(reset) //復位信號為高時強行復位begin sell_out=0。第三組開始輸入信號：在1050ns且為上升沿時，1個one_yuan(yi yuan)高電平，后接著倆half yuan(wu jiao)高電平，又一個One_yuan(yi yuan)高電平，Half_out/get和sell_out信號出現(xiàn)告電平持續(xù)100ns，表示分別有賣出、找零和取飲料信號。而復位電路設(shè)計的好壞,直接影響到整個系統(tǒng)工作的可靠性。其框圖如圖23：圖23 EDA原理實現(xiàn)框圖通過方案一、二、三的比較，可以看出方案一、二的設(shè)計使用分立元件電路較為多，因此會增加電路調(diào)試難度，PLC從成本上考慮不可取，輸入、輸出繼電器、內(nèi)部輔助繼電器、定時器、計數(shù)器等器件太多，一般在較復雜的控制系統(tǒng)中使用。還設(shè)有2個輸出孔，分別輸出飲料和找零，提示用戶取走飲料和零錢。 半導體工藝的每一次躍升都促使EDA工具改變自己，以適應(yīng)工藝的發(fā)展；反過來EDA工具的進步又推動設(shè)計技術(shù)的發(fā)展。在信息通信領(lǐng)域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計算機及軟件技術(shù)、第三代移動通信技術(shù)、信息管理、信息安全技術(shù)，積極開拓以數(shù)字技術(shù)、網(wǎng)絡(luò)技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新的經(jīng)濟增長點。基于以上不足，人們開始追求：貫徹整個設(shè)計過程的自動化，這就是ESDA即電子系統(tǒng)設(shè)計自動化。設(shè)計者可利用HDL程序來描述所希望的電路系統(tǒng)，規(guī)定器件結(jié)構(gòu)特征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制FPGA和CPLD內(nèi)部結(jié)構(gòu)，并實現(xiàn)相應(yīng)邏輯功能門級或更底層的結(jié)構(gòu)網(wǎng)表文件或下載文件。 利用EDA工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當屬現(xiàn)場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。經(jīng)過人工設(shè)計、制作實驗板、調(diào)試在修改的多次循環(huán)才定型的傳統(tǒng)產(chǎn)品設(shè)計方法必然被計算機輔助設(shè)計所取代，因為這種費時費力又費資源的設(shè)計調(diào)試方法既增加了產(chǎn)品開發(fā)的成本，又受到實驗工作場地及儀器設(shè)備的限制。為了克服上述困難，加拿大Interactive Image Technologies公司推出的基于Windows 95／98／NT操作系統(tǒng)的EDA軟件。FPGA(現(xiàn)場可編程門陣列)與 CPLD(復雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL,GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來的?，F(xiàn)在對EDA的概念或范疇用得很寬。目前，就FPGA/CPLD開發(fā)來說，比較常用和流行的HDL主要有ABELHDL、AHDL和VHDL。 EDA技術(shù)的發(fā)展趨勢目前的EDA產(chǎn)業(yè)正處在一場大變革的前夕，對更低成本、而這些系統(tǒng)芯片的高復雜性設(shè)計更加依賴于EDA供應(yīng)商提供全新的設(shè)計工具和方法以實現(xiàn)模擬前后端、混合信號和數(shù)字電路的完全整合。要大力推進制造業(yè)信息化，積極開展計算機輔助設(shè)計（CAD）、計算機輔助工程（CAE）、計算機輔助工藝（CAPP）、計算機機輔助制造（CAM）、產(chǎn)品數(shù)據(jù)管理（PDM）、制造資源計劃（MRPII）及企業(yè)資源管理（ERP）等?？梢哉fEDA工具是IC設(shè)計產(chǎn)業(yè)的背后推手。方案一：如選擇PLC來實現(xiàn)自動飲料售賣機電路的設(shè)計，PLC的選擇是PLC控制系統(tǒng)的核心部件，F(xiàn)P1C24型號PLC電源采用+24V電源供電，采用RS232接口與PC機通信，工作方式選擇開關(guān)有RUN PEMOTE和PROG三種方式及指示燈，用C24型的輸入端子為8點，而輸出端子為16點，供電均為直流24V，編程工具為連接插座RS422口，波特率選擇開關(guān)有19200bps。單片機是基于指令工作的，同樣的激勵到達單片機后，單片機首先要判斷，然后讀取相應(yīng)的指令，最后做出相應(yīng)，這每一步都是需要在單片機的時鐘驅(qū)動下一步步的進行。許多用戶在設(shè)計完系統(tǒng),并在實驗室調(diào)試成功后,在現(xiàn)場卻出現(xiàn)了“死機”、“程序走飛”等現(xiàn)象,這主要是復位電路設(shè)計不可靠引起的。在1850ns時第5組測試數(shù)據(jù)開始，同時為時