【正文】 結論 假使設計硬件電路能像寫軟件這樣方便，那該是多么美好的景象；硬件描述語言的高階合成電路設計，為我們打開了這扇窗。R之后的電路，除了須重復驗證，是否仍符合原始之功能設計之外，工程師最關心的是，在考慮實體的閘延遲及聯機延遲的條件之下，電路能否正常運作。 時序變異（timing variation）是此處經常出現的發(fā)生錯誤，這當中包括了，設定時間（setup time）或保持時間（holding time）的不符合，以及脈沖干擾（glitch）現象的發(fā)生。 design entry硬件語言設計描述文件，其語法的編寫風格（HDL coding style），亦是決定合成器執(zhí)行效能的另一個因素。其中包括閘延遲（gate delay） 、輸出入的延遲（input delay / output delay）及所謂的聯機延遲（wire delay）等；這在進入邏輯閘層次的電路仿真，以及在Pamp。在這份測試平臺的描述檔中，必須盡可能地細描述所有可能影響您設計功能的輸入訊號組合，以便激發(fā)出錯誤的設計描述位于何處。 關于此一步驟，亦有相關的輔助工具相繼推出。以下，筆者將配合介紹這個典型的自動化設計流程，簡述各項EDA工具的基本功用。（如protel）設計電子產品硬件的開發(fā)流程以及各步需要注意的事項 EDA設計流程的講解在了解了硬件描述語言的演進過程中，相信各位對VHDL及Verilog HDL與ASIC EDA工具之間的關系，應已有基本的認識。對輸出電阻ro的影響：電壓負反饋使輸出電阻減小，電流負反饋使輸出電阻增加。100MHz以上的高速數字電路就可以考慮阻抗匹配了主要是基于阻抗匹配方面的考慮,以達到時序統(tǒng)一,延遲時間,走線電容等不會超過范圍!原因在于LAYOUT時可能走線方面不是很匹配!再高速信號重經?？梢钥吹皆傩盘柧€重串小電阻，請問再LAYOUT時應該把它放在CPU端還是放在信號的終端好些呢？看到過一些centrality GPS公版方案中是放在CPU端，但也看到其他的原理圖是放在信號的終端，請求理論支持！一般的做法是在信號源端串小電阻，在信號終端并一個小電阻。如果是GPIO口上串了小電阻，很可能是抗小能量電壓脈沖的。串行端接是匹配信號源的阻抗，所插入的串行電阻阻值加上驅動源的輸出阻抗應大于等于傳輸線阻抗（輕微過阻尼）。從而達到控制VCO的頻率。當來自鑒相器的電壓經RRCC1組成的低通濾波器，濾波后在A點得到一個直流控制電壓，并且加到了CD變容二極管的兩端上。③相位不同。得到一個純凈的直流控制電壓。都要勝于直接頻率合成，與直接數字頻率合成。利用鎖相環(huán)技術可以將頻率成倍提升，一般的ARM核是將鎖相環(huán)做到芯片里面的，在變成的時候可以對某個寄存器進行設置從而達到分頻和倍頻的目的。當需要修改FPGA功能時，只需換一片EPROM即可?！　?）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。大于50萬門的設計仍需ASIC和FPGA，但對于小型設計，CPLD不失為一個高性價比的替代方案。自引導方案在單個封裝內集成了FLASH存儲器和CPLD，無須外部引導單元，從而可降低設計復雜性并節(jié)省板空間。CPLD的粗粒結構卻能很好地適應這一設計布局的改變。CPLD可在給定的時間內提供較寬的相等狀態(tài)，而與路由無關。 宏單元以邏輯模塊的形式排列(LB)，每個邏輯模塊由16個宏單元組成。 CPLD以群陣列（array of clusters）的形式排列，由水平和垂直路由通道連接起來。如今，通信系統(tǒng)使用很多標準，必須根據客戶的需要配置設備以支持不同的標準。 9）、一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。換句話說,FPGA更適合于觸發(fā)器豐富的結構,而CPLD更適合于觸發(fā)器有限而乘積項豐富的結構。用戶可以反復地編程、擦除、使用或者在外圍電路不動的情況下用不同軟件就可實現不同的功能。經過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。 　　隨著集成電路技術的不斷發(fā)展，半導體存儲器也得到迅速發(fā)展，不斷涌現出新型存儲器芯片。它的存儲電路是利用MOS管的柵極分布電容的充放電來保存信息，充電后表示“1”，放電后表示“0”。 　　Flash是近年來發(fā)展非?？斓囊环N新型半導體存儲器。 ④ EEPROM　　EEPROM也稱E2PROM（electrically erasable programmable ROM）是一種電可擦除可編程ROM。掩膜ROM一旦制成后，其內容不能再改寫，因此它只適合于存儲永久性保存的程序和數據。微機的內存主要由MOS型半導體構成。但不同的是，用電容傳輸時，信號的相位要延遲一些，用變壓器傳輸時，信號的高頻成份要損失一些。 在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。 旁路：從元件或電纜中轉移出不想要的共模RF能量。去耦電容的主要功能就是提供而去耦電容可以彌補此不足。濾掉低頻實際上是指電容和它之后的電路的輸入阻抗構成一個低頻濾波器，濾掉了低頻分量，從這個角度也可以解釋隔直的作用。但是型號是采用的英寸的表示方法。貼片電容正負極區(qū)分一種是常見的鉭電容，為長方體形狀，有“”標記的一端為正； 另外還有一種銀色的表貼電容，想來應該是鋁電解。 以往用貼片電解大都就是對付鉭電解電容，隱約在意識里知道畫杠的一邊是接高電位，就沒有太注意其極性的表示方法?！般g貼片電解電容有黑色或灰色標志的一頭是正極，另外一頭是負極。 ≤貼片電容的命名貼片電容的命名:貼片電容的命名所包含的參數有貼片電容的尺寸、做這種貼片電容用的材質、要求達到的精度、要求的電壓、要求的容量、端頭的要求以及包裝的要求例風華系列的貼片電容的命名貼片電容的命名:貼片電容的命名所包含的參數有貼片電容的尺寸、做這種貼片電容用的材質、要求達到的精度、要求的電壓、要求的容量、端頭的要求以及包裝的要求。1808 4520 177。 177。 177。 　　、且不受硬件限制，廣泛用于電力、油田、鋼鐵、冶金、煤礦、石化、造船、汽車、電鐵、新能源等行業(yè)；有源濾波器因無法解決的硬件問題，在大容量場合無法使用，適用于電信、醫(yī)院等用電功率較小且諧波頻率較高的單位，優(yōu)于無源濾波。 諧波處理能力　　無源濾波器只能濾除固定次數的諧波；但完全可以解決系統(tǒng)中的諧波問題，解決企 業(yè)用電過程中的實際問題，且可以達到國家電力部門的標準；有源濾波器可動態(tài)濾除各次諧波。 　　、自60年代起由于計算機技術、集成工藝和材料工業(yè)的發(fā)展，濾波器發(fā)展上了一個新臺階，并且朝著低功耗、高精度、小體積、多功能、穩(wěn)定可靠和價廉方向努力，其中小體積、多功能、高精度、穩(wěn)定可靠成為70年代以后的主攻方向。 　　、且不受硬件限制，廣泛用于電力、油田、鋼鐵、冶金、煤礦、石化、造船、汽車、電鐵、新能源等行業(yè)；有源濾波器因無法解決的硬件問題，在大容量場合無法使用，適用于電信、醫(yī)院等用電功率較小且諧波頻率較高的單位，優(yōu)于無源濾波。、頻率變化的影響無源濾波器諧振點偏移，效果降低；有源濾波器不受影響。、調諧濾波器調諧濾波器包括單調諧濾波器和雙調諧濾波器，可以濾除某一次(單調諧)或兩次(雙調諧)諧波，該諧波的頻率稱為調諧濾波器的諧振頻率；、高通濾波器高通濾波器也稱為減幅濾波器，主要包括一階高通濾波器、二階高通濾波器、三階高通濾波器和c型濾波器，用來大幅衰減高于某一頻率的諧波，該頻率稱為高通濾波器的截止頻率。 運算放大器等有源元件的高頻特性限制帶寬。 　　■直流電機諧波治理 　　大型直流電機場所都需要先通過整流設備將交流電轉換為直流電，由于此類工程的負載容量都較大，因此在交流側存在嚴重的諧波污染，造成電壓畸變，嚴重時會引起事故。變頻器的大量應用使石化行業(yè)配電系統(tǒng)中的諧波含量大大增加。其產生的諧波含量都較高，且這些諧波源設備的位移功率因數極高。指令電流運算電路實時監(jiān)視線路中的電流，并將模擬電流信號轉換為數字信號，送入高速數字信號處理器（DSP）對信號進行處理，將諧波與基波分離，并以脈寬調制（PWM）信號形式向補償電流發(fā)生電路送出驅動脈沖，驅動IGBT或IPM功率模塊，生成與電網諧波電流幅值相等、極性相反的補償電流注入電網，對諧波電流進行補償或抵消，主動消除電力諧波。 相繼出現了開關電容濾波器、單片集成有源濾波器、數字濾波器。 五種濾波器類型：低通濾波器LPF、高通濾波器HPF、全通濾波器APF、帶通濾波器BPF、帶阻濾波器BEF。 三、基本應用：　　諧波主要危害： 　　? 增加電力設施負荷，降低系統(tǒng)功率因數，降低發(fā)電、輸電及用電設備的有效容量和效率，造成設備浪費、線路浪費和電能損失； 　　? 引起無功補償電容器諧振和諧波電流放大，導致電容器組因過電流或過電壓而損壞或無法投入運行； 　　? 產生脈動轉矩致使電動機振動，影響產品質量和電機壽命； 　　? 由于渦流和集膚效應，使電機、變壓器、輸電線路等產生附加功率損耗而過熱，浪費電能并加速絕緣老化； 　　? 諧波電壓以正比于其峰值電壓的形式增強了絕緣介質的電場強度，降低設備使用壽命； 　　? 零序（3的倍數次）諧波電流會導致三相四線系統(tǒng)的中線過載，并在三角形接法的變壓器繞組內產生環(huán)流，使繞組電流超過額定值，嚴重時甚至引發(fā)事故。通過使用有源濾波器可以提高通信系統(tǒng)及配電系統(tǒng)的穩(wěn)定性，延長通信設備及電力設備的使用壽命，并且使配電系統(tǒng)更符合諧波環(huán)境的設計規(guī)范。目前絕大部分變頻器整流環(huán)節(jié)都是應用6脈沖將交流轉化為直流，因此產生的諧波以5次、7次、11次為主。 　　■自動化生產線和精密設備的使用 　　在自動化生產線和精密設備場合，諧波會影響到其正常使用，使智能控制系統(tǒng)、PLC系統(tǒng)等出現故障。 要使用高精度電容與電阻，否則會產生振蕩。無源濾波器英文名稱：passive filter 電容器、電抗器和電阻器適當組合而成，并兼有無功補償和調壓功能的濾波器。導致RC有源濾波器、數字濾波器、開關電容濾波器和電荷轉移器等各種濾波器的飛速發(fā)展； 　　、到70年代后期，上述幾種濾波器的單片集成已被研制出來并得到應用。 系統(tǒng)阻抗變化的影響　　無源濾波器受系統(tǒng)阻抗影響嚴重，存在諧波放大和共振的危險；而有源濾波不受影響。 主要發(fā)展情況　　由于無源濾波的具有大容量低價位的優(yōu)點，鋼鐵行業(yè)的濾波都采用無源濾波，目前國內濾波市場（電力諧波治理市場）上主要以無源濾波為主。 177。 177。 177。一般訂購貼片電容需提供的參數要有尺寸的大小、要求的精度、電壓的要求、容量值、以及要求的品牌即可。對于鋁貼片電解電容就和普通直插電解電容一樣，有杠杠的那端為負極。給醫(yī)療組的一哥們問起來：“它不跟普通電解電容一樣么？普通電解畫白道子的一端是‘負’極啊？再或者它應該和貼片二極管一樣吧？二極管也是畫白道子的那頭是‘負’極誒！”——歪著頭一想也是！極性的標識方法也應該有個‘統(tǒng)一’的原則吧？于是在此后焊的板子里所有的鉭電解都掉了個頭…… 上面為圓形，下面為方形，在光驅電路板上很常見。選擇合適的封裝第一要看你的PCB空間，是不是可以放下這個器件。濾波電容用在電源整流電路中，用來濾除交流成分。 實際水是來自于大樓頂上的水塔,水塔其實是一個buffer的作用。一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地這主要是通過產生AC旁路消除無意的能量進入敏感的部分，另外還可以提供基帶濾波功能（帶寬受限）。對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling）電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。一般情況下，小信號傳輸時，常用電容作為耦合元件，大信號或強信號的傳輸，常用變壓器作耦合元件。 ② PROM　　PROM（programmable ROM）為一次編程ROM。它是一種在線（或稱在系統(tǒng)，即不用拔下來）可擦除可編程只讀存儲器。由于它具有在線電擦寫，低功耗，大容量，擦寫速度快的特點，同時，還具有與DRAM等同的低價位，低成本的優(yōu)勢，因此受到廣大用戶的青睞。其特點是集成度高，功耗低，價格便宜，但由于電容存在漏電現象，電容電荷會因為漏電而逐漸丟失，因此必須定時對DRAM進行充電（稱為刷新）。靜態(tài)RAM有同步突發(fā)SRAM（synchronous burst SRAM, SB SRAM）、管道突發(fā)SRAM（pipelined burst SRAM, PB SRAM）等。 對用戶而言，CPLD與FPGA的內部結構稍有不同，但用法一樣，所以多數情況下，不加以區(qū)分。所以，用FPGA／PLD 試制樣片，能以最快的速度占領市場。 2）、CPLD的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。 6）、CPLD的速度比FPGA快,并且具有較大的時間可預測性。 隨著復雜可編程邏輯器件(CPLD)密度的提高，數字器件設計人員在進行大型設計時，既靈活又容易，而且產品可以很快進入市場。CPLD可讓設備做出相應的調整以支持多種協(xié)議，并隨著標準和協(xié)議的演變而改變功能。這些路由通道把信號送到器件的引腳上或者傳進來，并且把CPLD內部的邏輯群連接起來。宏單元執(zhí)行一個AND操作，然后一個OR操作以實現組合邏輯。這一能力是設計成功的關鍵，不但可加速初始設計工作，而且可加快設計調試過程。 靈活的輸出引腳CPLD的粗粒結構和時序特性可預測，因此設計人員在設計流程的后期仍可以改變輸出引腳，而時序仍保持不變。在給定的封裝尺寸內，有更高的器件密度共享引腳輸出?！　】梢?