基于fpga的狀態(tài)機(jī)的實現(xiàn)-免費(fèi)閱讀
【正文】 再利用軟件以最優(yōu)的方式對邏輯軟件進(jìn)行邏輯元件布局，并準(zhǔn)確實現(xiàn)元件間的互連。 op = 0。 else next = S1。b01,S2 = 239。 if(din == 0) next = S0。 else next = S1。b01,S2 = 239。三、 設(shè)計準(zhǔn)備本設(shè)計通過ISE軟件硬件描述語言方式設(shè)計。有限狀態(tài)機(jī)是指輸出取決于過去輸入部分和當(dāng)前輸入部分的時序邏輯電路。Mealy型有限狀態(tài)機(jī) 其輸出信號不僅與當(dāng)前狀態(tài)有關(guān)，而且還與所有的輸入信號有關(guān)，即可以把Mealy型有限狀態(tài)機(jī)的輸出看成是當(dāng)前狀態(tài)和所有輸入信號的函數(shù)。 reg [1:0] current,next。 else current = next。 if(din == 0) next = S0。 reg [1:0] current,next。 else current = next。 else begin next = S3。試輸入二進(jìn)制數(shù)列010110111011110000進(jìn)行邏輯功能驗證。從仿真結(jié)果可以看出，Mealy型狀態(tài)機(jī)的輸出在輸入變化的時候立刻發(fā)生變化，而Moore型狀態(tài)機(jī)在輸入變化后，還必須的等待時鐘的到來，時鐘使?fàn)顟B(tài)發(fā)生變化時才導(dǎo)致輸出的變化，所以比Mealy型狀態(tài)機(jī)要多等待一個時鐘周期。
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1