【正文】 這次系統(tǒng)設(shè)計(jì)一個(gè)最大的缺憾就是沒有使用VHDL語言來進(jìn)行系統(tǒng)的設(shè)計(jì)，我全部是通過搭建電路原理圖的方法來實(shí)現(xiàn)，其中搭建萬年歷的原理圖時(shí)，我還是想了一會才把基本的邏輯搞清楚的，設(shè)計(jì)的時(shí)候還不是很輕松，但據(jù)我了解VHDL比原理圖更加靈活，能夠設(shè)計(jì)更加復(fù)雜的系統(tǒng)，如果用VHDL語言設(shè)計(jì)萬年歷的話，會相對而言簡單一些。 2． 輸入的引腳不能和輸出的引腳相連，還有兩個(gè)輸出引腳不能直接相連，否則會報(bào)錯(cuò)，這個(gè)看起來簡單，其實(shí)在實(shí)際設(shè)計(jì)系統(tǒng)的時(shí)候，至少免不了一開始會錯(cuò)的。4 萬年歷模12仿真 由于萬年歷的計(jì)數(shù)是從1開始的，而不像一般計(jì)數(shù)是從0開始的，下面僅給出月12的仿真波形5 萬年歷仿真結(jié)果下面通過仿真給出仿真萬年歷的所有的結(jié)果由于仿真時(shí)間寬比較長，所以必須一個(gè)月一個(gè)月的檢測，不然會像上圖所示，看不清楚。基本的思想就是讓1,3,5,7,8,10,12月選擇1輸出，讓4,6,9,11月選擇輸出0，即個(gè)位是1,3,5,7,8,10,12月選擇1輸出，4,6,9,11月選擇輸出0，高位的邏輯通過單獨(dú)對2月進(jìn)行比較，就可以實(shí)現(xiàn)總共邏輯的控制，當(dāng)高位為1，即2月的比較的結(jié)果是1是，無論低位的結(jié)果是多少，都是使能后面的模28計(jì)數(shù)器，當(dāng)高位的邏輯是0，即月數(shù)不是2月，低位是0時(shí)，使能模30計(jì)數(shù)器，低位是1是，使能模31計(jì)數(shù)器。首先給出具體的設(shè)計(jì)思想框圖下面就詳細(xì)介紹如何根據(jù)月數(shù)來產(chǎn)生對應(yīng)的控制邏輯來選擇日的不同計(jì)數(shù)模數(shù)。該計(jì)數(shù)模塊進(jìn)行封裝后將其最終的計(jì)數(shù)值連到比較器上，將比較器的另一個(gè)輸入端進(jìn)行實(shí)際基本時(shí)鐘計(jì)數(shù)的輸出輸入，就實(shí)現(xiàn)了實(shí)際時(shí)鐘計(jì)數(shù)值與鬧鐘計(jì)數(shù)值的設(shè)定的比較，讓比較器的輸出的用來控制蜂鳴器，這樣就實(shí)現(xiàn)了最終鬧鈴的設(shè)置功能。為保障各位在除3,5，7,9出蜂鳴器不響，還不行考慮所設(shè)計(jì)的邏輯必須保證保證在其他數(shù)的時(shí)候，邏輯控制的輸出信號是0。具體的設(shè)計(jì)電路圖如下所示：這里值得一提的是，計(jì)數(shù)器進(jìn)位信號的實(shí)現(xiàn)，一般不能單純從高位的Q位產(chǎn)生，一般情況下是要在整計(jì)數(shù)器回0的時(shí)刻，利用回0的信號來產(chǎn)生進(jìn)位信號RCO，怎樣產(chǎn)生的進(jìn)位信號的才是可靠的。所設(shè)計(jì)的1000分頻電路如下：2. 2000Hz的設(shè)計(jì)之前已經(jīng)獲得了4000Hz的頻率的脈沖，在接一個(gè)T觸發(fā)器就能夠獲得一個(gè)2000Hz的脈沖了。7． 在整系統(tǒng)的運(yùn)行過程中，還必須通過開關(guān)來控制系統(tǒng)的時(shí)鐘保持，時(shí)鐘清零，時(shí)鐘快速校分，校時(shí)，和整點(diǎn)報(bào)時(shí)邏輯的設(shè)計(jì)。要實(shí)現(xiàn)上述所說的所有功能，計(jì)數(shù)模塊是基礎(chǔ)，涉及到秒的模60，分的模60，小時(shí)的模24，萬年歷的模28，模30，模31，模12?？梢哉f基本涵蓋了數(shù)字鐘的所有功能。運(yùn)用SmartSOPC實(shí)驗(yàn)系統(tǒng)的資源，最終實(shí)現(xiàn)了系統(tǒng)方案。4． 若為數(shù)字鐘的技術(shù)功能，則顯示現(xiàn)在的計(jì)數(shù)值，即顯示時(shí)間。其中2分頻可以用一個(gè)T觸發(fā)器來進(jìn)行2分頻，如下所示：其中6分頻的設(shè)計(jì)需要注意的是由于48MHz的頻率非常的高，所以為保證后面所設(shè)計(jì)的電路能捕捉到6分頻之后所得到的分頻脈沖，就必須保證6分頻后脈沖有足夠的寬帶，所有一般來最好設(shè)計(jì)成輸出方波的形式，而不能設(shè)計(jì)成通常情況下通過計(jì)數(shù)模6來實(shí)現(xiàn)分頻的效果。下面給出總體的時(shí)鐘設(shè)計(jì)模塊這個(gè)模塊的設(shè)計(jì)是實(shí)現(xiàn)基本數(shù)字中的計(jì)數(shù)功能的關(guān)鍵，涉及到模60的設(shè)計(jì)和模24的設(shè)計(jì)，當(dāng)然還要考慮進(jìn)位的問題。這里值得一提的就是上面功能的實(shí)現(xiàn)用到了很多的開關(guān)，這里就涉及到開關(guān)消顫的問題，因?yàn)殚_關(guān)是需要連在計(jì)數(shù)器的時(shí)鐘輸入端的，所有必須進(jìn)行消顫的處理，否則計(jì)數(shù)器會認(rèn)為開關(guān)的顫抖是時(shí)鐘的脈沖的輸入，導(dǎo)致錯(cuò)誤的產(chǎn)生。1. 模6計(jì)數(shù)器的設(shè)計(jì)模6計(jì)數(shù)器的設(shè)計(jì)還是非常簡單的，和上述的計(jì)數(shù)器的設(shè)計(jì)其實(shí)是一樣的，具體的設(shè)計(jì)電路如下:2. 動態(tài)選通數(shù)據(jù)電路的設(shè)計(jì)該電路的設(shè)計(jì)可以通過四個(gè)數(shù)據(jù)選擇器來實(shí)現(xiàn)，選用74151來實(shí)現(xiàn)，具體的電路設(shè)計(jì)如下：分別將上述兩個(gè)模塊進(jìn)行封裝的到下面該模塊的最終電路圖：該模塊的設(shè)計(jì)要求必須能在任意的時(shí)刻都能設(shè)定所需要鬧鐘的時(shí)間。萬年歷的設(shè)計(jì)主要設(shè)計(jì)到很多邏輯的設(shè)計(jì)，其中有一個(gè)難點(diǎn)是各個(gè)模計(jì)數(shù)器之間的切換，考慮到各個(gè)月所對應(yīng)的所記的日數(shù)是不一樣，涉及到模28，模30，模31計(jì)數(shù)器的設(shè)計(jì)再者就是涉及到如何選取哪一個(gè)月是模多少的計(jì)數(shù)器。下面給出各個(gè)模計(jì)數(shù)器的電路圖。首先先將基本時(shí)鐘計(jì)數(shù)模塊控制和鬧鈴模塊的開關(guān)分配好，如下K1是系統(tǒng)的使能開關(guān) K2是系統(tǒng)的清零開關(guān)K3是系統(tǒng)的校分開關(guān)K4是系統(tǒng)的校時(shí)開關(guān)K5是鬧鈴的校分開關(guān)K6是鬧鈴的校時(shí)開關(guān)K7是鬧鈴和正常時(shí)鐘計(jì)數(shù)界面的切換K8是實(shí)現(xiàn)切換到萬年歷界面開關(guān)分配完畢后相互之間只要進(jìn)行簡單的邏輯控制其實(shí)就可以實(shí)現(xiàn)相互之間的互不干擾，其實(shí)從分配開關(guān)的情況可以看出，本身開關(guān)之間就不存在互相重疊的情況。在利用現(xiàn)有的高科技下，要懂得如何的利用它，才能很好的利用現(xiàn)有的資源，那就必須合理考慮軟件的配置，必須對軟件有比較好的理解，在實(shí)驗(yàn)的過程中我也出了很多的問題。所以以后設(shè)計(jì)系統(tǒng)是一定要注意這個(gè)問題。結(jié)論該系統(tǒng)的設(shè)計(jì)很好的完成了基本的要求，該數(shù)字鐘具有能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，分別由六個(gè)數(shù)碼管顯示時(shí)分秒的計(jì)時(shí)，系統(tǒng)就有保持，清零，校分，校時(shí)，整點(diǎn)報(bào)時(shí)，任意時(shí)間設(shè)置鬧鈴，萬年歷功能，所有的功能全部實(shí)現(xiàn)，在比較短的時(shí)間內(nèi)實(shí)現(xiàn)了比較多的功能，體現(xiàn)了現(xiàn)代EDA設(shè)計(jì)效率高的特點(diǎn)，利于電子電路工程人員的電路設(shè)計(jì)。該問題就是文件目錄的問題?；镜膶?shí)現(xiàn)就是通過開關(guān)選擇LED管子到底顯示那個(gè)模塊的信息，這其實(shí)可以通過數(shù)據(jù)選擇器來實(shí)現(xiàn)，在最后一級的輸出段碼數(shù)據(jù)處進(jìn)行數(shù)據(jù)選擇，選擇的邏輯控制信號通過開關(guān)產(chǎn)生，這樣就可以實(shí)現(xiàn)將三個(gè)模塊集成在一個(gè)大的系統(tǒng)上。最后給出這個(gè)模塊的最終電路圖 開關(guān)復(fù)用的邏輯控制這個(gè)模塊設(shè)計(jì)的實(shí)現(xiàn)其實(shí)還是非常的重要的，因?yàn)閷?shí)驗(yàn)板上只能提供8個(gè)開關(guān)，主要實(shí)現(xiàn)上述的三大模塊的設(shè)計(jì)，將三大模塊融合在一起，這就需要對開關(guān)進(jìn)行一定的邏輯控制，并且各個(gè)模塊之間要不能相互影響。其設(shè)計(jì)的思想其實(shí)和上述所