【正文】 26. 設(shè)計一個能把三位二進(jìn)制代碼轉(zhuǎn)換為循環(huán)碼的組合邏輯電路，其表如下。 amp。 19. 用與非門設(shè)計四變量的多數(shù)表決電路。寫出電路的驅(qū)動方程、狀態(tài)方程、輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路是否能自啟。 Q1 Q2 Q3 Q4 Q1 1J Q C I 1K Q 1J Q CI 1K Q 1J Q C I 1K Q FF1 FF2 FF3 CP 1 ： J1 = K1 = J2 = K2 = J3 = K3 = ： Q1n+1 = Q2n+1 = Q3n+1 = 3. 狀態(tài)轉(zhuǎn)換表： Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 0 0 0 ： 5. 電路的邏輯功能： ： 10. 設(shè)計一個代碼轉(zhuǎn)換電路，輸入為 4位二進(jìn)制代碼，輸出為 4位循環(huán)碼，如下表所示。設(shè)計一個供電控制電路，以達(dá)到節(jié)電的目的。 四、計算分析題 (每題 1 分 )1. 用與非門實現(xiàn)四變量的奇數(shù)判別電路（輸入變量中 1的個數(shù)為奇數(shù)時輸出為 1，其余情況輸出 0）。 92. 描述邏輯函數(shù)各個變量取值組合和函數(shù)值對應(yīng)關(guān)系的表格叫 ( )。 86. 用對偶規(guī)則寫出邏輯函數(shù) F = AB+CD 的對偶式是 ( )。 79. 一個倒 T 網(wǎng)絡(luò)的 10 位 D/A轉(zhuǎn)換器， VREF = +5V， Rf = R, 則當(dāng) D = （ 0101010100） 2 時， 對應(yīng)的輸出電壓 Vo = （ ）。 71. 用與、或、非等運算表示函數(shù)中 各個變量之間邏輯關(guān)系的代數(shù)式叫 ( )。 63. T觸發(fā)器的狀態(tài)方程是 ( )， JK觸發(fā)器的狀態(tài)方程是 ( )。若該寄存器已存滿 8位數(shù)碼，欲將其串行輸出，則需經(jīng) ( )個 CP 脈沖后，數(shù)碼才能全部輸出。 50. 可編程邏輯器件除了應(yīng)用原先的 PROM、 EPROM、 E2PROM 電路結(jié)構(gòu)外，還發(fā)展成（ ）、（ ） 、 （ ）、 ISPPLD、 FPGA、及 isp GDS 等。 43. 若需要將緩慢變化的三角波信號轉(zhuǎn)換成矩形波，則采用（ ）組成 電 路來完成。 35. 實現(xiàn)兩個 1 位二進(jìn)制數(shù)相加的器件叫做（ ），實現(xiàn)兩個同位二進(jìn)制數(shù)的加數(shù)和來自低位的進(jìn)位二進(jìn)制數(shù)三者相加的器件叫做（ ）。 30. 請將十進(jìn)制數(shù) 58轉(zhuǎn)換為二進(jìn)制數(shù) （ ） 。 22. 根據(jù)邏輯功能的不同特點，可以把數(shù)字電路分成 ( )和 ( )兩大類。 15. 組合邏輯電路在結(jié)構(gòu)上不存在輸出到輸入的 （ ） ,因此 （ ） 狀態(tài)不影響 （ ） 狀態(tài)。 7. 常用的數(shù)模轉(zhuǎn)換電路是（ ）。 ( ) 61. 在 TTL 類電路中，輸入端懸空等效于接 0（低電平）。（ ） 54. CM0S邏輯門是單極型門電路 ,而 TTL邏輯門是雙極型門電路。 ( ) 46. N 級觸發(fā)器可以記憶 2n+1種不同的狀態(tài)。（ ） A 0001 B 0111 C 1110 D 1111 38. 由或非門構(gòu)成的基本 RS觸發(fā)器 ,當(dāng) R = 1,S = 0時 ,則輸出狀態(tài)應(yīng)選為下列選項中的 B。（ ） 30. 正邏輯的與門是負(fù)邏輯的或門；正邏輯的或門是負(fù)邏輯的與門，如下圖 (a)和 (b)所示。（ ） A 10 B 20 C 1000 D 1024 23. 設(shè)計一個能存放 8位二進(jìn)制代碼的寄存器，需要觸發(fā)器的個數(shù)為下列選項中的 A 所指。（ ） A F=1 B F=0 C F=A D 15. 對 TTL與非門多余輸入端的處理，不能將它們用下列選項中的 A方式處理。（ ） 6. 維持 阻塞 D 觸發(fā)器的觸發(fā)為下列選項中的 A。 A “ .”換成“ +”，“ +”換成“ .” B 原變量換成反變量，反變量換成原變量 C 變量不變 D 常數(shù)中的“ 0”換成“ 1”，“ 1”換成“ 0” 98. 一個 4路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 ______個。 A 施密特觸發(fā)器 B 單穩(wěn)態(tài)電路 C 多諧振蕩器 D 譯 碼器 91. 邊沿 JK觸發(fā)器是 。 A 真值表 B 狀態(tài)表 C 狀態(tài)圖 D 特性方程 83. 石英晶體多諧振蕩器的主要優(yōu)點是 。 A 多諧振蕩器 B 基本 RS觸發(fā)器 C 單穩(wěn)態(tài)觸發(fā)器 D 施密特觸發(fā)器 75. n變量可以構(gòu)成 個最小項。 圖 1 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 67. 10．若 4 位同步二進(jìn)制加法計數(shù)器當(dāng)前的狀態(tài)是 0111，下一個輸入時鐘脈沖后，其內(nèi)容變?yōu)? 。 A Z = A B C + A B C + A B C B Z = A B C + A B C + A B C C Z = AB + BC + AC D CABCBAAB C ?? 60. 若一個 10 位二進(jìn)制 A/D 轉(zhuǎn)換器的滿刻度輸出電壓為 Vomax = , 當(dāng)輸入 D = （ 1100000010） 2時，輸出電壓為 V 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 52. 下列關(guān)于 n變量最小項“相鄰性” 描述正確的是 。 B ≥ 1 C ≥ 1 D =1 43. 用觸發(fā)器設(shè)計一個同步十七進(jìn)制計數(shù)器所需要的觸發(fā)器數(shù)目是 。 A 13T CCVV? ? 23T CCVV? ? 13T CCVV? B 23T CCVV? ? 13T CCVV? ? 13T CCVV? C 23T CCVV? ? 13T CCVV? ? 23T CCVV? D T CCVV?? 13T CCVV? ? 13T CCVV? 36. 函數(shù) A⊕ B與 B⊕ A 。 A 分為 ROM和 RAM兩類 B ROM斷電后數(shù)據(jù)不丟失 C RAM可隨時修改 D 容量擴(kuò)充只能用字?jǐn)U展或位擴(kuò)展 28. 標(biāo)準(zhǔn)與或式是由 構(gòu)成的邏輯表達(dá)式。 A B C D 20. 在 TTL集成與非門中，多發(fā)射極晶體管 T1的主要作用是 。 A B C D 10. 在何種輸入情況下， “與非”運算的結(jié)果式 為 邏輯“ 0” A 全部輸入是“ 0” B 任意輸入是“ 0” C 僅一輸入是“ 0” D 全部輸入是“ 1” 11. 欲得到頻率穩(wěn)定度高的矩形波，應(yīng)選擇 電路。 A DAC 電路 B ADC 電路 C 譯碼器 D 可編程器 PLD 2. JK 觸發(fā)器在 CP 脈沖作用下，欲使 n+1 nQ =Q , 則對輸入信號描述不正確的是 。 A 單穩(wěn)態(tài)觸發(fā)器 B 多諧振蕩器 C 施密觸發(fā)器 D 邊沿觸發(fā)器 7. T觸發(fā)器的狀態(tài)方程是 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 Khz 16. JK觸發(fā)器在 CP脈沖作用下，欲使 n+1 nQ =Q , 則對輸入信號描述不正確的是 A J=K=1 B J=Q ， K=Q C J=Q ， K=Q D J=Q ， K=1 17. 邏輯函數(shù) F = A⊕ A = 。 A． 10 B． 00 C． 11 D． 01 25. 衡量 A/D和 D/A轉(zhuǎn)換器性能優(yōu)劣主要指標(biāo)是 。 33. 如下圖所示電路中， CP脈沖的頻率為 4KHZ，則輸出端 Q的頻率為 。 A 0001 B 0111 C 1110 D 1111 41. 一個用 555 定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的正脈沖寬度為 。 A 譯碼器 B 編碼器 C 全加器 D 寄存器 49. 現(xiàn)有 256 8位的 RAM,欲將存儲容量擴(kuò)大為 1024 8位的 RAM,應(yīng)采用 方式來實現(xiàn)。 A B C D 57. 在二進(jìn)制譯碼器中，若輸入有 4位代碼，則輸出有 信號。 A 10 B 20 C 1000 D 1024 65. 在下列各圖中，或非邏輯對應(yīng)的邏輯圖是 。 A 基本 RS觸發(fā)器 B D鎖存器 C JK觸發(fā)器 D D觸發(fā)器 72. 能起定時作用的電路是 。 A 輸入邏輯變量 B 時鐘 控制 信號 C 計數(shù)器 D 編碼器 80. 當(dāng) CMOS 主從邊沿 D 觸發(fā)器的異步置 0 端 RD=0 和異步置 1 端 SD=1 時，則觸發(fā)器的次態(tài) 。 A 計數(shù)器 B 移位寄存器 C 全加器 D 脈沖序列發(fā)生器 88. 常用的 A/D轉(zhuǎn)換電路是 A/D轉(zhuǎn)換器。 A = B ≥ 1 C ≥ 1 D amp。 ( ) 3. 可以用來暫時存放數(shù)據(jù)的器件叫寄存器。 A 2個 B 4個 C 8個 D 16個 11. 半導(dǎo)體數(shù)碼管的每個顯示線段都是由下列選項中的 C構(gòu)成的 A 燈絲 B 發(fā)光二極管 C 發(fā)光三極管 D 熔絲 12. 如圖所示電路的輸出 F=A+B 。 （ ） A R+S = 1 B R+S = 0 C RS = 1 D RS = 0 20. 用 8 級觸發(fā)器可以記憶的不同狀態(tài)為下列選項中的 D。（ ） A 在 CP 上升沿觸發(fā) B 在 CP 下降沿觸發(fā) C 在 CP = 1 的穩(wěn)態(tài)下觸發(fā) D 與 CP 無關(guān) 28. 在 TTL 集成與非門中，多發(fā)射極晶體管 T1 的主要作用是下列選項中的 B。（ ） 35. 任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還與電路原來狀態(tài)有關(guān)的電路叫組合邏輯電路。（ ） A RS = 0 B R+S = 1 C RS = 1 D R+S = 0 43. 對于或非門，只要有一個輸入為高電平，則輸出就為 0 （低電平），所以對或非門多余輸入端的處理不能接 1 （高電平）。（ ） A 只能用反饋復(fù)位法清零 B 只能用修改 電路及變動 驅(qū)動方程的方法 C 必須用反饋復(fù)位法清零并修改驅(qū)動方程 D 采用反饋置位法 51. 可以用來實現(xiàn)串 /并轉(zhuǎn)換的器件為下列選項中的 B 所指。（ ） 58. 用 n 級觸發(fā)器組成計數(shù)器，其最大計數(shù)模是 2n。 4. 在 ( )電路中，任一時刻的輸出信號不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。 12. 請將十進(jìn)制數(shù) 102轉(zhuǎn)換為二進(jìn)制數(shù) ( ） 。 20. 只讀存儲器 ROM 的掩模 ROM 的存儲單元是通過（ ）或（ ）器件的有無來存儲 0 信息，而可編程 ROM 即 PROM的存儲單元是通過（ ）通斷來存儲 0信息。 27. 邏輯代數(shù)中的三種基本運算是 ( )、 ( )、 ( )。 33. 請將十進(jìn)制數(shù) 112轉(zhuǎn)換為十六進(jìn)制數(shù) （ ） 。 40. 在最小項的性質(zhì)中有： n變量的全體最小項之和為 （ ） ，任意兩個最小項之積為 （ ） 。 47. 隨機(jī)存取存儲器中的信息代碼隨時可按指定地址進(jìn)行 （ ） 或 （ ） ,但當(dāng) 失去電源后 , 所存儲代碼將會全部 （ ） 。 54