電子技術(shù)課程設(shè)計(jì)數(shù)字式競(jìng)賽搶答器-免費(fèi)閱讀
【正文】 整個(gè)實(shí)驗(yàn)過(guò)程中，我深刻體會(huì)到在設(shè)計(jì)過(guò)程中，需要反復(fù)實(shí)踐，其過(guò)程 很可能及其煩瑣，有時(shí)花很長(zhǎng)時(shí)間才能設(shè)計(jì)出來(lái)所需的電路，那時(shí)心中未免有些灰心， 有時(shí)還特別想放棄，此時(shí)更加需要靜下心來(lái)，查找原因 。當(dāng) 主持人按下使能端時(shí)，四個(gè)選手同時(shí)開(kāi)始進(jìn)行搶答，若 A 第一個(gè)搶答時(shí)， 即當(dāng) A 接到高電平時(shí)， A 燈將變亮，若回答問(wèn)題正確，則主持 人將對(duì)其進(jìn)行加分，顯示在該組別的譯碼器上。由此證明了此模塊是正確的。 當(dāng) AIN4 為 0011 時(shí)輸出 DOUT7 為 4F。 WHEN1001=DOUT7=1101111。 WHEN0001=DOUT7=0000110。 功能仿真如下： 搶答鑒別電路 QDJB 仿真圖 當(dāng) CLR 為 =0， A=1， B=0， C=0， D=0 時(shí)；則 A1=1， B1=0， C1=0， D1=0，此模塊實(shí)現(xiàn)了鑒別功能。 C1=39。AND C=39。139。139。 D1=39。AND D=39。039。039。THEN STATES=0000。 STATES: OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END PROCESS。BB1=POINTS_B1。139。139。139。139。 POINTS_D2:=0001。) THEN IF RST=39。 END ENTITY JFQ。 四、 功能模塊 計(jì)分器電路 JFQ 的 VHDL 源程序 LIBRARY IEEE。對(duì)于需要顯示的信息，需要接譯碼器，進(jìn)行顯示譯碼。 （ 2） 電路具有第一搶答信號(hào)的鑒別功能。 1 二、 總體框圖 10 設(shè)計(jì)心得體會(huì) 3 數(shù)字式競(jìng)賽搶答器 一、 設(shè)計(jì)任務(wù)與要求 在許多比賽活動(dòng)中，為了準(zhǔn)確、公正、直觀地判斷出第一搶答者， 通常設(shè)置一臺(tái)搶答器，通過(guò)數(shù)顯、燈光及音響等多種手段指示出第一搶答者。系統(tǒng)的輸出信號(hào)有：四個(gè)組搶答成功與否的指示燈控制信號(hào)輸出端口 LEDA、 LEDB、 LEDC、 LEDD，搶答成功組別顯示的控制信號(hào)若干，各組計(jì)分動(dòng)態(tài)顯示的控制信號(hào)若干。 （ 1） 計(jì)分器 5 當(dāng)其中一位選手搶答并回答問(wèn)題正確，此模塊實(shí)現(xiàn)加分功能。 CHOS:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN 6 IF(ADD39。POINTS_B1:=0000。139。139。139。139。AA1=POINTS_A1。 DD2=POINTS_D2。 ENTITY QDJB IS PORT(CLR: IN STD_LOGIC。 CONSTANT W4: STD_LOGIC_VECTOR:=1000。AND C=39。 C1=39。139。139。AND B=39。 B1=39。039。039。 END IF。 DOUT7: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 WHEN0110=DOUT7=1111101。 11 功能仿真如下： 譯碼電路 YMQ 仿真圖 當(dāng) AIN4 為 0000 時(shí)輸出 DOUT7 為 3F。
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1