計算機原理及系統(tǒng)結(jié)構(gòu)-免費閱讀
【正文】 FPGA 芯片的工作狀態(tài)（提供的邏輯功能）是由芯片內(nèi)的編程數(shù)據(jù)存儲器的內(nèi)容決定的，這些數(shù)據(jù)要存在片外的 EPROM 器件中，每次重新加電后，將其裝入到編程數(shù)據(jù)存儲器中。在實驗指導(dǎo)書中對該器件結(jié)構(gòu)有更詳細地介紹。 它的內(nèi)部結(jié)構(gòu)包括：輸入門，輸出三態(tài)門，與門陣列，輸出邏輯宏單元 (內(nèi)含或陣列 )，從輸出反饋到輸入的控制門等。 計數(shù)器是計算機和數(shù)字儀表中經(jīng)常使用的一種電路，按時鐘作用方式，可以分為同步和異步兩大類，其中同步計數(shù)器線路略復(fù)雜但性能更好，用于脈沖分頻和需要計數(shù)的場合，例如二進制或十進制計數(shù)。 Q /Q R S /Q Q P36 D 型觸發(fā)器 前面剛介紹的觸發(fā)器屬于電平觸發(fā)方式，輸入 R 和 S 不能同時為低電平，而且 R 、 S 和 D 在觸發(fā)器寫入期間應(yīng)保持不變，否則產(chǎn)生操作錯誤。 P30 譯碼器 譯碼器電路，實現(xiàn)對 n 個輸入變量，給出 2n 個輸出信號的功能，每個輸出信號對應(yīng) n 個輸入變量的一個最小項。 乘除法運算，也可以通過多次的循環(huán)迭代利用加法器完成。 計算機中常用的邏輯電路 專用功能電路 ? 加法器和算術(shù)邏輯單元 ? 譯碼器和編碼器 ? 數(shù)據(jù)選擇器 ? 觸發(fā)器和寄存器、計數(shù)器 陣列邏輯電路 ? 存儲器芯片 RAM 和 ROM ? 通用陣列邏輯 GAL ? 復(fù)雜的可編程邏輯器件 CPLD: MACH器件 ? 現(xiàn)場可編程門陣列 FPGA 器件 本章主要內(nèi)容 數(shù)字邏輯電路基礎(chǔ) 基本邏輯門和布爾代數(shù)知識基礎(chǔ) 組合邏輯電路及其應(yīng)用 時序邏輯電路及其應(yīng)用 現(xiàn)場可編程器件及其應(yīng)用 基本邏輯門 與門： SN74LS08 或門： SN74LS32 非門： SN74LS04 P27 三態(tài)門電路 三態(tài)門電路是一種最重要的總線接口電路，它保留了圖騰輸出結(jié)構(gòu)電路信號傳輸速度快、驅(qū)動能力強的特性，又有集電極開路電路的輸出可以 “ 線與 ” 的優(yōu)點，是構(gòu)建計算機總線的理想電路。 邏輯關(guān)系是可以采用數(shù)學(xué)公式來表示和運算的，此數(shù)學(xué)工具就是布爾代數(shù)，又稱邏輯代數(shù)。在這兩類物體的兩端有電壓存在時，會出現(xiàn)有電流流過或無電流流過物體的兩種不同情形。 P17 邏輯運算 與 數(shù)字邏輯電路 數(shù)字邏輯電路是實現(xiàn)數(shù)字計算機的物質(zhì)基礎(chǔ)。 3. 不必理睬那些輸出為 0的各行的內(nèi)容，它們已經(jīng)隱含在通過 2 兩步寫出的表達式中。 一位的加法器可以完成對本位兩個二進制數(shù)據(jù)和低一位送上來的一個進位信號的相加運算，產(chǎn)生本位的和以及送往高一位的進位輸出信號。 加法器和算術(shù)邏輯單元 計算機原理及系統(tǒng)結(jié)構(gòu) 第五講 主講教師：趙 宏偉 學(xué)時： 64 數(shù)據(jù)選擇器 數(shù)據(jù)選擇器又稱多路開關(guān)，它是以“與 或”門、 “與 或 非”門實現(xiàn)的電路，在選擇信號的控制下，實現(xiàn)從多個輸入通道中選擇某一個通道的數(shù)據(jù)作為輸出。 SN74LS148 P33 本章主要內(nèi)容 數(shù)字邏輯電路基礎(chǔ) 基本邏輯門和布爾代數(shù)知識基礎(chǔ) 組合邏輯電路及其應(yīng)用 時序邏輯電路及其應(yīng)用 現(xiàn)場可編程器件及其應(yīng)用 RS 觸發(fā)器 觸發(fā)器是典型的時序邏輯電路，有記憶功能，最簡單的可以由兩個交叉耦合的 “與非”門組成的 RS 觸發(fā)器， 2 個輸出分別為 Q和 /Q，兩路輸入分別為 R 和 S。 P37 寄存器、計數(shù)器 寄存器是計算機中的重要部件，用于暫存指令和數(shù)據(jù)等，通常多選用 多個并行操作的 D 觸發(fā)器或鎖存器組成。 RAM 和 ROM 的區(qū)別：前
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1