電子線路計(jì)算機(jī)輔助設(shè)計(jì)實(shí)驗(yàn)講義-預(yù)覽頁
【正文】 調(diào)出如下對(duì)話框： 搜索的內(nèi)容，支持 *號(hào)統(tǒng)配符 搜索的結(jié)果 搜索的目標(biāo)路徑，即只搜索此路徑下的庫文件中的器件 Power 及GND 的種類 原理圖上power 或 GND的網(wǎng)絡(luò)名稱 圖形符號(hào) 放置階層及階層管 腳 對(duì)于一張大的原理圖來說，通常都是把它分割成多個(gè)模塊，再對(duì)子模塊進(jìn)行。點(diǎn)擊 Place Pin，調(diào)出下示對(duì)話框： 放置端口與分頁圖紙間的接口 點(diǎn)擊 Place Hierarchical Port(或 place Offpage connector)放置端口 (或分頁圖紙間的接口 )，調(diào)出如下對(duì)話框： 階層模塊在原理圖上的編號(hào) 階層模塊包含的原理圖名稱 階層模塊包含的原理圖的文件名即存儲(chǔ)路徑 與 PCB 相關(guān)，即是否當(dāng)成一個(gè)器件 階層模塊的類型： Schematic View VHDL EDIF Project Pspice Model Pspice Stimulus 階層管腳的名字 階層管腳的類型 對(duì)于數(shù)字電路，階層管腳是否數(shù)字總線 對(duì)于端口，不同端口之間的區(qū)別在于其類型的不同，它的類型可以從它的 TYPE 屬性中得知，雙擊端口或選中端口并點(diǎn)擊右鍵在彈出菜單中選擇 Edit Properties，調(diào)出如下窗口： 添加文字 (place text) 點(diǎn)擊 place text… 按鈕，系統(tǒng)彈出如下對(duì)話框： 五、 原理圖繪制后續(xù)處理 原理圖繪制好之后，接下來就是對(duì)電路圖進(jìn)行 DRC 檢測(cè)，生成網(wǎng)表及材料清單。 原理圖中至少必須有一條網(wǎng)絡(luò)名稱為 0，即接地。 解決方法：電容并聯(lián)一個(gè)大電阻，電感串聯(lián)一個(gè)小電阻。 噪聲分析：計(jì)算電路中各個(gè)器件對(duì)選定的輸出點(diǎn)產(chǎn)生的噪聲等效到選定的輸入源（獨(dú)立的電壓或電流源）上。 建立仿真描述文件 在設(shè)置 仿真參數(shù)之前，必須先建立一個(gè)仿真參數(shù)描述文件，點(diǎn)擊 或 PSpiceNew simulation profile，系統(tǒng)彈出如下對(duì)話框： 輸入 name，選擇 Create，系統(tǒng)將接著彈出如下對(duì)話框： 在 Analysis type 中，你可以有以下四種選擇： Time Domain(Transient)：時(shí)域 (瞬態(tài) )分析 DC Sweep：直流分析 AC Sweep/Noise ：交流 /噪聲分析 Bias point：基本偏置點(diǎn)分析 在 Options 選項(xiàng)中你可以選擇在每種基本分析類型上要附加進(jìn)行的分析，其中 General Setting 是最基本的必選項(xiàng)（系統(tǒng)默認(rèn)已選）。 Noise Analysis：噪聲分析 Enabled：在 AC Sweep 的同時(shí)是否進(jìn)行 Noise Analysis。 注意： 對(duì)于 AC Sweep，必須具有 AC 激勵(lì)源。 設(shè)置和運(yùn)行瞬態(tài)分析 (Time Domain(Transient)) 點(diǎn)擊 或 PSpiceEdit Simulation profile，調(diào)出 Simulation Setting 對(duì)話框，在 Analysis type 中選擇 Time Domain(Transient)，在 Options 中選中 General Settings，如下所示： Run to：瞬態(tài)分析終止的時(shí)間 Start saving data：開始保存分析數(shù)據(jù)的時(shí)刻 Transient options： Maximum step：允許的最大時(shí)間計(jì)算間隔 Skip the initial transient bias point calculation：是否進(jìn)行基本工作點(diǎn)運(yùn)算 Output file Options：控制輸出文件內(nèi)容，點(diǎn)擊后彈出如下對(duì)話框： Output：用于確定需對(duì)其進(jìn)行傅里葉分析的輸出變量名。在傅里葉分析中，并非對(duì)指定輸出變量的全部瞬態(tài)分析結(jié)果均進(jìn)行分析。第二步是進(jìn)行電路仿真，就是利用如 PSpice 的電路仿真軟件，對(duì)第一個(gè)階段所繪制的電路圖進(jìn)行數(shù)字及模擬仿真，驗(yàn)證電路的功能及各項(xiàng)反應(yīng)，以判斷該電路的可行性。第二步是載入網(wǎng)絡(luò)表，也就是把我們所畫的電路圖導(dǎo)入電路板的途徑。然后是元件布置，這是電路板設(shè)計(jì) 中，相當(dāng)關(guān)鍵性的動(dòng)作。如圖 2（ b）所示。 3．生成 Netlist 在 Capture 中的專案管理視窗下，點(diǎn)擊 按鈕或 ToolsCreat Netlist… 載入板框或技術(shù)文件 載入網(wǎng)絡(luò)表 保存電路板文件 繪制板框 擺放文件 自動(dòng)布線與后續(xù)作業(yè) 圖 2（ a） 圖 2（ b） 4． 啟動(dòng) Layout，如下所示： 5． 啟動(dòng) FileNew 命令或按 鈕 6． 指定所要啟用的板框文件 (*.tpl)或技術(shù)文件 (*.tch) 7． 指定所要載入的網(wǎng)絡(luò)表文件（ *.nml） 8． 存成電路板文件 (*.max) 9． 給你的器件查找并定義封裝（如果第二步?jīng)]做或者有問題則會(huì)要求定義封裝） Layout 調(diào)入 Netlist 時(shí)，會(huì)自動(dòng)運(yùn)行 AutoECO，檢測(cè) Layout 的 Library 中是否有器件的封裝，如果 沒有，可以通過 Link existing footprint to ponent 來連接封裝。再按鼠標(biāo)左鍵，將線條固定，再打開光標(biāo)，即可展開一個(gè)三角形，再按鼠標(biāo)左鍵， 將該三角形固定，再拉開光標(biāo)，即可展開成一個(gè)矩形。 （三）、自動(dòng)布線 零件布置完成后，只要啟動(dòng) AutoAutorouteBoard 命令，即可進(jìn)行自動(dòng)布線。 （ 2）改成兩層的布線。由于例子簡(jiǎn)單，可以重新手工編輯電路板。 Board：拆除整塊電路板的走線 DRC/Route Box：拆除白色框內(nèi)的走線 Net：拆除指定綱路的走線 Component：拆除指定零件上的走線。 設(shè)置布線板層 按 鈕，然后在隨即出現(xiàn)的選單中，選擇 Layers 選項(xiàng)，或者啟動(dòng) ToolsLayerSelect From Spreadsheet，即可出現(xiàn)板層表格，如下圖所示： 其中 Layer Type 為設(shè)置該板層的類型，雙擊每一層的 Layer Type，調(diào)出如下對(duì)話框：可以更改每 層的板層類型。 重新布線。可以指定統(tǒng)計(jì)報(bào)表，查看是否百分百完成布線及使用了
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1