【正文】 主要缺點(diǎn)阻礙了 DDS 的發(fā)展與實(shí)際應(yīng)用。而現(xiàn)在要求信號源能產(chǎn) 生波形的種類多、頻率高 ,而且還要體積小、可靠性高、操作靈活、使用方便及可由計(jì)算機(jī)控制。隨著電子技術(shù)的發(fā)展 ,對信號源的要求越來越高 ,要求其輸出頻率高達(dá)微波頻段甚至更高 ,頻率范圍從零 Hz 到幾 GHz 頻率分辨率達(dá)到 mHz甚至更小 ,相應(yīng)頻點(diǎn)數(shù)更多 。 frequency。 在系統(tǒng)軟件設(shè)計(jì)中 ,對系統(tǒng)軟件的主要功能按模塊進(jìn)行了介紹。 本科生畢業(yè)設(shè)計(jì)（論文） 中文題目： 數(shù)字式函數(shù)信號發(fā)生器設(shè)計(jì) 英文題目： A DESIGN OF FUNCTION SIGNAL GENERATOR BASED ON DDS 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） I 摘 要 直接數(shù)字合成是一種新的頻率合成方法 ,是頻率合成技術(shù)的一次革命 ,隨著數(shù)字頻率集成電路和微電子技術(shù)的發(fā)展 ,直接數(shù)字頻率合成技術(shù)日益顯露出它的優(yōu)越性。系統(tǒng)的硬件設(shè)計(jì)，完成了系統(tǒng)的硬件總體設(shè)計(jì) ,并對具體實(shí)現(xiàn)電路進(jìn)行詳細(xì)的分析和設(shè)計(jì)。 MCU。 作為電子系統(tǒng)必不可少的組成部分的信號源 ,在很大程度上決定了系統(tǒng)的性能 ,因而常稱之為電子系統(tǒng)的“心臟”。而傳統(tǒng)的信號源采用振蕩器 ,只能產(chǎn)生少數(shù)幾種波形 ,自動化程度較低 ,且儀器體積大、靈活性與準(zhǔn)確度差。同時(shí) ,隨著微電子技術(shù)的迅速發(fā)展 ,尤其是單片機(jī)技術(shù)的發(fā) 展 ,智能儀器也有了新的進(jìn)展 ,功能更加完善 ,性能也更加可靠 ,智能程度也不斷提高 ,直接數(shù)字式頻率合成技術(shù)的出現(xiàn)導(dǎo)致了頻率合成領(lǐng)域的一次重大革命。具體體現(xiàn)在相對帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號、可編程和全數(shù)字化、景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁 共 74 頁 2 控制靈活方便等方面 ,并具有極高的性價(jià)比。 DDS(直接數(shù)字合成 )技術(shù)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù) ,與傳統(tǒng)的模擬式波形產(chǎn)生法相比 ,它具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、分辨率高、穩(wěn)定度高、相位噪聲小、便于集成、易于調(diào)整及控制靈活等多種優(yōu)點(diǎn)。其系統(tǒng)時(shí)鐘頻率從 30MHz 到 300MHz 不等 ,其中的 AD9858 系統(tǒng)時(shí)鐘更是達(dá)到了 1GHz,這 些芯片還具有調(diào)制功能。通過運(yùn)用流水技術(shù)在保證相位累加器工作頻的前提下 ,相位累加器的字長可以設(shè)計(jì)得更長 ,如 AD9852 的相位累加器達(dá)到了 48bit。由于 DDS 的自身特點(diǎn) ,還可以很容易的產(chǎn)生一些數(shù)字調(diào)制信號 ,如 FSK、 PSK 等。同時(shí)還 可以產(chǎn)生10mHz 一 5MHz 的任意波形 ,任意波形深度 16K 點(diǎn)。同時(shí)還具有 AM、 FM、 PM、 SSB、 BPSK、 FSK、 碎發(fā)、 DTMF Generation和 DTMF Detection 的功能 ,并且具有與 PC 機(jī)良好的接口 ,可以通過 window 界面的程序進(jìn)行任意波形的編輯。 但是 DDS 自身的特點(diǎn)決定了它存在著以下兩個(gè)比較明顯的缺點(diǎn) :一是輸 出信號的雜散比較大 ,二是輸出信號的帶寬受到限制。當(dāng)然一味靠增加波形 ROM 的長度和字長的方法來減小雜散 ,對性能的提高總是有限的。而不同領(lǐng)域需要不同的信號源 ,例如在雷達(dá)、通信等領(lǐng)域 ,就需要短波信號源 ,要求其具有頻移鍵控 、調(diào)頻、調(diào)相等調(diào)制功能。 研究內(nèi)容及目標(biāo) ? 電源電壓 單相 220V177。給出了一種基于 DDS 芯片 AD9850 的信號源設(shè)計(jì)的總體方案 ,并設(shè)計(jì)開發(fā)了相應(yīng)的硬件系統(tǒng)。用 AT89C52 的匯編語言編程實(shí)現(xiàn)將鍵盤輸入頻率 /相位值轉(zhuǎn)化為 AD9850 的頻率 /相位控制字 ,從而產(chǎn)生所需的波形。 頻率合成技術(shù)指標(biāo)： 頻率合成技術(shù)有著 諸多技術(shù)指標(biāo) ,這些技術(shù)指標(biāo)決定了頻率合成技術(shù)的特性 及優(yōu)缺點(diǎn) ,下面介紹一些基本的頻率合成技術(shù)的技術(shù)指標(biāo)。也常用相對帶寬丫來衡量頻率范圍。從發(fā)出頻率切換的指令開始 ,到頻率切換完成 ,并進(jìn)入允許的相位誤差范圍所需要的時(shí)間。 （ 5） 頻率穩(wěn)定度 。 (7)短期頻率穩(wěn)定度。 直接數(shù)字頻率合成器（ Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。合成的信號波形形狀取決于波形 ROM 中存放的幅度碼 ,因此用 DDS可以產(chǎn)生任意波形。當(dāng) K=1 時(shí) ,DDS 輸出最低頻率（也即頻率分辨率） ,為ncf2,而DDS 的最大輸出頻率由 Nyquist 采樣定理決定 ,即 2cf ,也就是說 K 的最大值為12?N 因此 ,只要 N 足夠大 ,DDS 可以得到很細(xì)的頻率間隔 。寄存器將加法器在上一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。令相位加法器的字長為 N,當(dāng)相位控制字由 0 躍變到 P（ P≠0 ） 時(shí) ,波形存儲器的輸入為相位累加器的輸出與相位控制字 P 之和 ,因而其輸出的幅度編碼相位會增加NP2,從而使最后輸出的信號產(chǎn)生相移。 N 位的尋址 ROM 相當(dāng)于把 0176。正弦幅度量化序列 ??nS 經(jīng) D/A 轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波 S(t)。 DDS 的工作原理 DDS 的基本原理是利用采樣定理 ,通過查表法產(chǎn)生波形。由此可以看出 ,相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí) ,把頻率控制字累加一次 ,相位累加器輸出的數(shù)據(jù)就是合成信號的相位 ,相位累加器的溢出頻率就是 DDS 輸出的信號頻率。 DDS 數(shù)學(xué)原理 設(shè)有一頻率為 f 的余弦信號 )(tS ： )2cos()( ftS t ?? 公式（ 22） 現(xiàn)在以采樣頻率 cf 對 )(tS 進(jìn)行采樣 ,得到的離散序列為： )2c os()( fnTS ?? ?2,1,0?n 公式（ 23） 其中cc fT1? 為采樣周期。 由奈奎斯特準(zhǔn)則可知 ,允許輸出的最高頻率 2max co ff ?,即 12 ?? NK ,但實(shí)際景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁 共 74 頁 11 上在應(yīng)用中受到低通濾波器的限制 ,通常 2max co ff ?,以便于濾波鏡像頻率 ,一般： co ff ?? %40m ax 公式（ 214） 由此可見 DDS 的工作頻率帶較寬 ,可以合成 從直流到 的頻率信號 ,同時(shí)它的輸出相位連續(xù) ,頻率穩(wěn)定度高。 (2)頻率轉(zhuǎn)換時(shí)間短 DDS 足 ,個(gè)開環(huán)系統(tǒng) ,無任何反饋環(huán)節(jié) ,這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時(shí)間極短。 DDS 頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級 ,比使用其他的頻率合成方法都要短數(shù)個(gè)數(shù)量級。 (4)相位變化連續(xù) 改變 DDS 輸出頻率 ,實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量 ,相位函數(shù)的曲線是連續(xù)的 ,只是在改變頻率的瞬間其頻率發(fā)生了突變 ,因而保持了信號相位的連續(xù)性。 (6)其他優(yōu)點(diǎn) 由于 DDS 中幾乎所有部件都屬于數(shù)字電路 ,易于集成 ,功耗低、體積小、重量輕、可靠性高 ,且易于程控 ,使用相當(dāng)靈活 ,因此性價(jià)比高。 AD9850 的引腳排列如圖 24 所示 ,圖 25為其組成框圖。 AGND：模擬電路地（模擬電路有 DAC 和比較器）。 W_CLK：控制字輸入時(shí)鐘 ,在此時(shí)鐘用來并行或串行輸入頻率或相位控制字。這是 一個(gè)用于重復(fù)輸入 32bits 頻率和 8bits 相位 /頻 率控制字的 8bits 數(shù)據(jù)端口 ,D7 是高位 ,D0 是最低位（ 25 腳） ,它還是40bits 串行數(shù)據(jù)輸入端口。 IOUTB： DAC 的補(bǔ)充模擬電流輸出。 QOUT：輸出為真 ,這是比較器的真正輸出。每來一個(gè)外部參考時(shí)鐘 ,相位寄存器便以步長 M 遞加。相位寄存器每過 MN2 個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次 ,相應(yīng)地正弦查詢表每經(jīng)過一個(gè)循環(huán)也回到初始位置 ,從而使整個(gè) DDS 系統(tǒng)輸出一個(gè)正弦波。將 DAC 的輸出經(jīng)低通濾波后接到 AD9850 內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動很小的方波。并具 有 5位相位控制位 ,而且允許相位按增量 180176。 、 176。接著在 WCLK 的上升沿裝入 8位數(shù)據(jù) ,并把指針指向下一個(gè)輸入寄存器 ,連續(xù) 5 個(gè) WCLK 上升沿后 , WCLK 的邊沿就不再起作用 ,直到復(fù)位信號或 FQUD 上升沿把地址指針復(fù)位到第景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁 共 74 頁 16 一個(gè)寄存器。 AD9850 的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī)的時(shí)鐘頻率 ,因此AD9850 的復(fù)位 (RESET)端可與單片機(jī)的復(fù)位端直接相連。位 W35～ W39 的 5位是相位控制字 ,改變它的內(nèi)容可以改變 AD9850 的輸出相位。完成 40 位控制 /數(shù)據(jù)字的裝載后 ,FQ_UD引腳的脈沖信號上升沿刷新 AD9850的工作狀態(tài) ,同時(shí)復(fù)位寄存器指針 ,準(zhǔn)備下一次位控制 /數(shù)據(jù)字的裝入。 AD9850 有兩種與微機(jī)并行打印口相連的評估版 ,并配有 Windows下運(yùn)行的軟件 ,可以作為應(yīng)用參考 ,但運(yùn)用單片機(jī)實(shí)現(xiàn)對 DDS的控制與微機(jī)實(shí)現(xiàn)的控制相比 ,具有編程控制簡便、接口簡單、成本低、容易實(shí)現(xiàn)系統(tǒng)的小型化等優(yōu)點(diǎn) ,因此普遍采用 MCS 單片機(jī)作為控制核心來向 AD9850 發(fā)送控制字。將產(chǎn)生的正弦信號經(jīng) A/D 轉(zhuǎn)換后送回至 AT89C52,通過計(jì)算得出信號的頻率值和瞬時(shí)電壓值 ,并通過共陰極 LED 顯示出來。由于單片機(jī) I/O 口的資源不夠用，并且為了避免總線沖突 ,在單片機(jī)與 AD985O 之間利用 CMOS 芯片 74HC37 74HC245鎖存器進(jìn)行輸入數(shù)據(jù)的緩沖以及端口擴(kuò)展 ,以使系統(tǒng)更加穩(wěn)定 ,可靠的工作。 由于 DDS 在 的電源輸入時(shí)，最大輸入功率只有 155mW，不能達(dá)到本課題功率大于 1W的要求，因此加入放大模塊。單 片機(jī)現(xiàn)在已經(jīng)有數(shù)十個(gè)品牌 ,而且景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁 共 74 頁 21 性能也非 常穩(wěn)定 可靠 ,本課題 選用的 是常用 的 MCS 系 列單片 機(jī)中的AT89C52,AD9850的硬件接口非常適合像 MCS這樣的單片機(jī)對其編程 ,這樣只要按照配置時(shí)序?qū)π酒M(jìn)行簡單的配置 ,芯片就能輸出所需的波形。片上 Flash 允許程序存儲器在系統(tǒng)可編程 ,亦適于常規(guī)編程器?？臻e模式下 ,CPU 停止工作 ,允許 RAM、 定時(shí)器 /計(jì)數(shù)器、串口、中斷繼續(xù)工作。在本設(shè)計(jì)中四個(gè) I/O 口都用到了 ,但仍然難以滿足端口數(shù)，因此其中 P0 口用作三態(tài)輸入口 ,擴(kuò)展后接 AD9850、八選一電路以及 A/D轉(zhuǎn)換后的八位量化編碼到單片機(jī)處理 ,然后轉(zhuǎn)化位 BCD 碼通過串口輸出 。 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁 共 74 頁 22 值得注意的是當(dāng) P1口作為通用的 I/O口使用時(shí) ,由于輸出電路三極管漏極開路 ,因此 ,必須在 P1 口外接上拉電阻 (通常外接電阻為 :5~10KΩ ),才能有高電平輸出 AT89C52 的外圍電路如下圖 32 中的圖 (a)AT89C52,圖 (b)擴(kuò)展口所示。如果 DIR=“0”O(jiān)E=“0” 則B1 輸入 A1輸出，其它類同。 第 20 腳 VCC，電源正極。 DDS 的基準(zhǔn)信號源決定于整個(gè)系統(tǒng)輸出的精確度和穩(wěn)定度 ,為保證輸出信號的精度和穩(wěn)定度 ,在本系統(tǒng)中采用了 的溫度補(bǔ)償晶體振蕩器 TX2110作為 DDS 的基準(zhǔn)信號源 ,溫度補(bǔ)償晶體不隨溫度的改變而改變 ,而且精度和穩(wěn)定度是非常高 ,抗千擾也是比較好 ,使得整個(gè)系統(tǒng)輸出的頻率精確穩(wěn)定。 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m b e r R e v i s i o nS i z eA2D a t e : 3 1 M a y 2 0 1 3 S h e e t o f F i l e : E : \ P r o t e l 9 9 s e \ Z H B . d d b D r a w n B y :D31D22D13D 0 / L S B4D G N D5D V D D6W _ C L K7F Q U T8C L K I N9A G N D10A V D D11R S E T12Q O U T13Q O U T B14V I N N15V I N P16D A C B L ( N C )17A V D D18A G N D19I O U T B20I O U T21R E S E T22D V D D23D G N D24D 7 / M S B25D626D527D428A D 9 8 5 0U2A D 9 8 5 0+5A Q 0A Q 1A Q 2A Q 4A Q 5A Q 6A Q 7F Q U TW _ C L K