【正文】 附錄 A 總程序 ...................................................... 62 附錄 B 原理圖原件清單 .............................................. 73 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 1 1 緒論 選題背景 在電子技術(shù)領(lǐng)域中 ,經(jīng)常要用一些信號(hào)作為測(cè)量基準(zhǔn)信號(hào)或輸入信號(hào) ,也就是所謂的信號(hào)源。頻率轉(zhuǎn)換時(shí)間達(dá)到 ns級(jí) :頻譜純度越來(lái)越高。所以要實(shí)現(xiàn)高性能的信號(hào)源 ,必須在技術(shù)手段上有新的突 破。近幾年超高速數(shù)字電路的發(fā)展以及對(duì) DDS 的深入研究 ,DDS 的最高工作頻率以及噪聲性能已接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃健? 信號(hào)發(fā)生器是一種常用的信號(hào)源 ,廣泛應(yīng)用于電子測(cè)量、自動(dòng)控制和工程設(shè)計(jì)等領(lǐng)域。 DDS 技術(shù)的研究現(xiàn)狀與發(fā)展趨勢(shì) 自 20 世紀(jì) 80年代以來(lái)各國(guó)都在研制 DDS 產(chǎn)品 ,并廣泛地應(yīng)用于各個(gè)領(lǐng)域。這些芯片集成度高 ,內(nèi)部都集成了 D/A 轉(zhuǎn)換器 ,精度最高可達(dá)12bit。 運(yùn)用 DDS技術(shù)生產(chǎn)的 DDS任意波型信號(hào)發(fā)生器是較新的一類信 號(hào)源并且已經(jīng)廣泛投入使用。同時(shí)輸出波形的頻率分辨率、頻率精度等指標(biāo)也有很大的提高。 HP 公司的 HP33250 可以產(chǎn)生 1uHz景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 3 一 80MHz的正弦波和方波 ,產(chǎn)生 1uHz一 25MHz的任意波形 ,任意波形深度 64K點(diǎn) ,采樣率 200M,同時(shí)也具備了 AM、 FM、 FSK、碎發(fā)、掃頻等功能。通過 DDS 可以比較容易的產(chǎn)生一些通信中常用的調(diào)制信號(hào)如 :頻移鍵控 (FSK)、一進(jìn)制相移鍵控 (BPSK)和正交相移鍵控 (QPSK)。通過增加波形 ROM 的字長(zhǎng)和 D/A 轉(zhuǎn)換器的精度減小 D/A 量化誤差 。在本文的第六章也將提到一種抑制 DDS 雜散性的方法 ,即將 DDS 與鎖相環(huán) (Phase 一 Locked Loop, PLL)技術(shù)相結(jié)合。 選題研究的目的及意義 信號(hào)源作為一種信號(hào)產(chǎn)生的裝置 己經(jīng)越來(lái)越受到人們的重視 ,它可以根據(jù)用景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 4 戶的要求 ,產(chǎn)生自己所需要的波形 ,具有重復(fù)性好 ,實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn) ,己經(jīng)逐步取代了傳統(tǒng)的函數(shù)發(fā)生器。2Hz ? 輸出頻率 1Hz~1MHz ? 頻率準(zhǔn)確度： 104 ? 頻率穩(wěn)定度： 105 ? 輸出電壓 0~3V ? 輸出 功率 ≥ 1W ? 輸出 波形 正弦波、方波、三角波（可以擴(kuò)展編輯其他任意波形） 波形失真 ≤ 1% 本文的主要工作體現(xiàn)在以下幾點(diǎn) : (l)研究信號(hào)源設(shè)計(jì)的主要技術(shù)基礎(chǔ) ,分析模擬合成法和直接頻率合成法等傳統(tǒng)設(shè)計(jì)方法的局限性以及 DDS 技術(shù)在信號(hào)發(fā)生器中應(yīng)用的優(yōu)勢(shì)。在得到正弦信號(hào)波形的同時(shí)可以輸出方波和三角波?；诖嗽碇瞥傻念l率源為頻率合成器 ,簡(jiǎn)稱頻綜。頻率合成后生成 頻率的波動(dòng)范圍 ,由最小合成頻率 fmin。頻率合成后兩相鄰相位點(diǎn)之間的間隔 ,不同要求的頻率合成對(duì)分辨率的要求差別很大。 (4) 頻率準(zhǔn)確度 。 (6)長(zhǎng)期頻率穩(wěn)定度。 直接數(shù)字頻率合成原理 DDS 結(jié)構(gòu) DDS 是直接數(shù)字式頻率合成器（ Direct Digital Synthesizer）的英文縮寫。 DDS 的原理框圖如下圖 21所示： 圖 21 DDS 原理框圖 其中 K 為頻率控制字、 P為相位控制字、 W 為波形控制字、 cf 為參考時(shí)鐘頻率 ,N 為相位累加器的字長(zhǎng) ,D為 ROM 數(shù)據(jù)位及 D/A 轉(zhuǎn)換器的字 長(zhǎng)。 累加器 加法 器 加法器 ROM D/A LPF 參考信號(hào) fc 頻率控 制字 K 相位控制字 P 波形控制字 W N位 比較器 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 7 頻率預(yù)置與調(diào)節(jié)電路 K 被稱為頻率控制字 ,也叫相位增量。 累加器 圖 22 累加器框 圖 相位累加器由 N 位加法器與 N位寄存器級(jí)聯(lián)構(gòu)成。當(dāng)相位累加器累加滿時(shí)就會(huì)產(chǎn)生一次溢出 ,完成一個(gè)周期性的動(dòng)作。由于波形存儲(chǔ)器中的不同波形是分塊存儲(chǔ)的 ,所以當(dāng)波形控制字改變時(shí) ,波形存儲(chǔ)器的輸入為改變相位后寄存器 頻率控制字 K fc 相位量化序列 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 8 的地址與波形控制字 W（波形地址）之和 ,從而使最后輸出的信號(hào)產(chǎn)和相移。的正弦信號(hào)離散成具有 N2 個(gè)采樣值的序列 ,若波形 ROM有 D位數(shù)據(jù)位 ,則 N2 個(gè)樣值的幅值 D 位二進(jìn)制數(shù)值固化在 ROM 中 ,按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。 低通濾波器 對(duì) D/A 輸出的階梯波 ??tS 進(jìn)行頻譜分析 ,可知 ??tS 中除主頻 0f 外 ,還存在分布在 cf , cf2 等等的兩邊 0f? 處的非諧波 分量 ,幅值包絡(luò)為辛格函數(shù)。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn) 生的新相位數(shù)據(jù)反饋到加法器的輸入端 ,以使加法器在下一個(gè)時(shí)鐘脈沖的作用卜繼續(xù)與頻率控制字相加。波形存儲(chǔ)器的輸出送到 D/A 轉(zhuǎn)換器 ,D/A轉(zhuǎn)換器將數(shù) 字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬信號(hào)。 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 10 根據(jù)上述原理可以構(gòu)造一個(gè)不變量 K 為量化相位增量的量化序列： nKn ?)(? ?2,1,0?n 公式（ 28） 然后完成從 )(n? 到另一個(gè)序列 )(nS 的映射 ,由 )(n? 構(gòu)造序列： )2c o s (2c o s)(2c o s)(cf n TKnKM nnS ???? ??? 公式（ 29） 公式（ 21）是連續(xù)信號(hào) )(tS 經(jīng)采樣頻率為 cf 采樣后的離散時(shí)間序列 ,根據(jù)采樣定理 ,當(dāng)21?? MKffc時(shí) , )(nS 經(jīng)過低通濾波器平滑后 ,可唯一恢復(fù)出 )(tS 。 (l)輸出頌率相對(duì)帶寬較寬 輸出頻率帶寬為 cf%50 (理論值 )。因此 ,頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間 ,也就是一個(gè)時(shí)鐘周期的時(shí)間。只要增加相位累加器的位數(shù) N 即可獲得任意小的頻率分辨率。另外 ,只要在 DDS 的波形存儲(chǔ)器存放不同波形數(shù)據(jù) ,就可以實(shí)現(xiàn)各種波形輸出 ,如三角波、鋸齒波和矩形波甚至是任意的波形 。美國(guó) AD 公司推出的高集成度頻率合成器 AD9850 便是采用 DDS 技術(shù)的典型產(chǎn)品之一。 ` 圖 24 AD9850 管腳排列圖 D0 D4 D1 D5 D2 D6 D3 LSB MSB D7 DGND DGND DVDD DVDD W_CLK RESET FQ_UD IOUT CLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINP QOUT VINN 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 13 管腳功能說(shuō)明： CLKIN：參考時(shí)鐘輸入 ,此時(shí)鐘輸入可以是連續(xù)的 CMOS 序列 ,也可以是經(jīng) 1/2 電源 電壓偏置的模擬正弦波輸入。 DVDD：數(shù)字電路電源。在此時(shí)鐘的上升沿 ,DDS 將刷新已輸入到數(shù)據(jù)輸入寄存器 中的頻率（或相位）字 ,使數(shù)據(jù)輸入寄存器歸零。這是整片重新設(shè)置功能 ,當(dāng)此腳置高電平時(shí) ,它清除（除輸入 寄存器）的所有寄存器 ,DAC 的輸出在一個(gè)追加的時(shí)鐘 T后變成 COSO。 VIN：不轉(zhuǎn)換電平輸入 ,這是比較器的同相輸入。 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 14 圖 25 AD9850 組 成框圖 AD9850內(nèi)含可編程 DDS系統(tǒng)和高速比較器 ,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息 ,每一個(gè)地址對(duì)應(yīng)正弦波中 03600 ?o 范圍的一個(gè)相位點(diǎn)。 AD9850 采用 32 位的相位累加器將信號(hào)截?cái)喑?14 位輸入到正弦查詢表 ,查詢表的輸出再被截?cái)喑?10 位后輸入到 DAC, DAC 再輸出兩個(gè)互補(bǔ)的電流 [8]。 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 15 圖 26 AD9850 內(nèi)部結(jié)構(gòu) AD9850 在接上精密時(shí)鐘源和寫入頻率相位控制字之后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出 ,此正弦波可直接用作頻率信號(hào)源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。 、 45176。 AD9850 的控制字與控制時(shí)序 AD9850 有 40 位控制字 , 32 位用于頻率控制 ,5 位用于相位控制 , 1 位用于電源休眠 (Power down)控制 , 2 位用于選擇工作方式。圖 28是相應(yīng)的控制字串行輸入的控制時(shí)序圖 。位 W32 和 W33 用于工廠測(cè)試 ,應(yīng)向這兩位賦 0。 40 位控制 /數(shù)據(jù)字通過 AD9850 的 D7 引腳在 W_CLK 引腳的脈景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 18 沖信號(hào)上升邊沿作用下分 40 次裝入。由于一般頻率穩(wěn)定度都至少比準(zhǔn)確度在數(shù)值上小一個(gè)等級(jí)，因此頻率穩(wěn)定度可達(dá)到 105級(jí)，符合目標(biāo)要求。 31 系統(tǒng)硬件組成框圖 其中 ,單片機(jī)用來(lái)實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制 ,本設(shè)計(jì)選用的是性價(jià)比高、低功景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 20 耗、高性能的 AT89C52 單片機(jī)。由于積分電路對(duì)于固定頻率的方波轉(zhuǎn)換成三角波，如果頻率變化就要改變積分電路參數(shù)，不然會(huì)嚴(yán)重失真，因此積分電路中加入了一個(gè)電容八選一模塊。本課題用九階橢圓濾波器進(jìn)行仿真，通過數(shù)據(jù)記錄并計(jì)算，得出橢圓濾波器的失真度遠(yuǎn)小于 1%，然而系統(tǒng)中的波形失真主要來(lái)自濾波，因此可說(shuō)明本系統(tǒng)的失真度小于 1%。 MCU 主控部分硬件設(shè)計(jì) AD9850 所需輸入的控制字由單片機(jī)提供 ,這種方式比較靈活 ,通過編制的程序 ,用戶操作連接在單片機(jī)上的鍵盤即可方便地調(diào)節(jié)輸出信號(hào)的頻率和相位。 AT89C52 是一種低功耗、高性能 CMOS8 位微控制器 ,具有 8K 在系統(tǒng)可編程Flash 存儲(chǔ)器。 AT89C52 具有以下標(biāo)準(zhǔn)功能： 8k 字節(jié) Flash、 256 字節(jié) RAM、 32 位 I/O 口線、 2 個(gè)數(shù)據(jù)指針、三個(gè) 16 位定時(shí)器 /計(jì)數(shù)器、一個(gè) 6 向量 2 級(jí)中斷結(jié)構(gòu)、全雙工串行口、片內(nèi)晶振及時(shí)鐘電路。 AT89C52 的 I/O 口規(guī)劃 AT89C52 有 4組 8位 I/O 口 :PO、 Pl、 P2 和 P3。P2 口用到了 、 、 用于控制P0 口擴(kuò)展 。 74HC245 引腳說(shuō)明： 第 1 腳 DIR，為輸入輸出端口轉(zhuǎn)換用， DIR=“1” 高電平時(shí)信號(hào)由 “A” 端輸 入 “B” 端輸出， DIR=“0” 低電平時(shí)信號(hào)由 “B” 端輸入 “A” 端輸出。 第 19 腳 OE， 使能端 ，若該腳為 “1”A/B 端的信號(hào)將不導(dǎo)通，只有為 “0”時(shí) A/B 端才被啟用，該腳也就是起到開關(guān)的作用。由于晶體自身的特性致使這兩個(gè)頻率的距離相當(dāng)接近 ,在這個(gè)極窄的頻率范圍內(nèi) ,晶振等效為一個(gè)電感 ,所以只要晶振的兩端并聯(lián)上合適的電容它就會(huì)組成并聯(lián)諧振電路。 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m b e r R e v i s i o nS i z eA2D a t e : 2 9 M a y 2 0 1 3 S h e e t o f F i l e : E : \ P r o t e l 9 9 s e \ Z H B . d d b D r a w n B y :+5G N D13V O U T 214V O U T 215V S E N S E 2 / F B 216NC17R E S E T18P G 119NC20V S E N S E 1 / F B 121V O U T 122V O U T 123G N D24G N D1V I N 12V I N 13NC4M R 25M R 16EN7S E Q8G N D9V I N 210V I N 211G N D