單片機(jī)設(shè)計(jì)--畢業(yè)設(shè)計(jì)外文翻譯-預(yù)覽頁(yè)
【正文】 鐘常常同微處理器接口有關(guān)，用 地址線(xiàn)去控制寫(xiě)脈沖。 邏輯門(mén)的一個(gè)輸入作為實(shí)際的時(shí)鐘，而該邏輯門(mén)的所有其它輸入必須當(dāng)成地址或控制線(xiàn)，它們遵守相對(duì)于時(shí)鐘的建立和保持時(shí)間的約束。 行波時(shí)鐘另一種流行的時(shí)鐘電路是采用行波時(shí)鐘，即一個(gè)觸發(fā)器的輸出用作另一個(gè)觸發(fā)器的時(shí)鐘輸入。 多時(shí)鐘系統(tǒng)許多系統(tǒng)要求在同一個(gè) PLD 內(nèi)采用多時(shí)鐘。 在許多應(yīng)用中只將異步信號(hào)同步化還是不夠的，當(dāng)系統(tǒng)中有兩個(gè)或兩個(gè)以上非同源時(shí)鐘的時(shí)候，數(shù)據(jù)的建立和保持時(shí)間很難得到保證，我們將面臨復(fù)雜的時(shí)間問(wèn)題。畢業(yè)設(shè)計(jì)（論文） 10 。使用 PLD畢業(yè)設(shè)計(jì)（論文） 9 內(nèi)部的鎖項(xiàng)環(huán)（ PLL 或 DLL）是一個(gè)效果很好的方法，但不是所有 PLD都帶有 PLL、 DLL，而且?guī)в?PLL 功能的芯片大多價(jià)格昂貴，所以除非有特殊要求，一般 場(chǎng)合可以不使用帶 PLL 的 PLD。由于兩個(gè)時(shí)鐘信號(hào)之間要求一定的建立和保持時(shí)間，所以，上述應(yīng)用引進(jìn)了附加的定時(shí)約束條件。然而，行波時(shí)鐘使得與電路有關(guān)的定時(shí)計(jì)算變得很復(fù)雜。即使樣機(jī)或仿真結(jié)果沒(méi)有顯示出靜態(tài) 險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。如果符合下述條件，門(mén)控時(shí)鐘可以象全局時(shí)鐘一樣可靠地工作： 驅(qū)動(dòng)時(shí)鐘的邏輯必須只包含一個(gè)“與”門(mén)或一個(gè)“或”門(mén)。然而，當(dāng)你用陣列時(shí)鐘時(shí)，應(yīng)仔細(xì)地分析時(shí)鐘函數(shù)，以避免毛刺。 PLD/FPGA 都具有專(zhuān)門(mén)的全局時(shí)鐘引腳，它直接連到器件中的每一個(gè)寄存器。數(shù)據(jù)同樣應(yīng)該在時(shí)鐘工作沿過(guò)去后保持一段時(shí)間，這段時(shí)間稱(chēng)為保持時(shí)間（ hold time）。多時(shí)鐘系統(tǒng)能夠包括上述四種時(shí)鐘類(lèi)型的任意組合。 時(shí)鐘設(shè)計(jì)無(wú)淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實(shí)現(xiàn)的任何數(shù)字設(shè)計(jì)，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。能夠準(zhǔn)確顯示時(shí)間（顯示格式為時(shí)時(shí)：分分：秒秒， 24 小時(shí)制），可隨時(shí)進(jìn)行時(shí)間調(diào)整，具有鬧鐘時(shí)間設(shè)置、鬧鐘開(kāi) /關(guān)、止鬧功能，能夠?qū)r(shí)鐘所在的環(huán)境溫度進(jìn)行測(cè)量并顯示。本文正是基于這種設(shè)計(jì)方向，以單片機(jī)為控制核心，設(shè)計(jì)制作一個(gè)符合指標(biāo)要求的多功能數(shù)字時(shí)鐘。 隨著人類(lèi)科技文明的發(fā)展，人們對(duì)于時(shí)鐘的要求在不斷地提高。諸如定時(shí)自動(dòng)報(bào)警、按時(shí)自動(dòng)打鈴、時(shí)間程序自動(dòng)控制、定時(shí)廣播、自動(dòng)起閉路燈、 定時(shí)開(kāi)關(guān)烘箱、通斷動(dòng)力設(shè)備、甚至各種定時(shí)電氣的自動(dòng)啟用等，所有這些，都是以鐘表數(shù)字化為基礎(chǔ)的。 時(shí)鐘，自從它被發(fā)明的那天起，就成為人們生活中必不可少的一種工具，尤其是在現(xiàn) 在這個(gè)講究效率的年代，時(shí)鐘更是在人類(lèi)生產(chǎn)、生活、學(xué)習(xí)等多個(gè)領(lǐng)域得到廣泛的應(yīng)用。畢業(yè)設(shè)計(jì)（論文） 1 外文資料翻譯 L ED using digital tube digital display its highbrightness, indicating the advantages of intuitive intelligence is widely used in areas such as equipment and household appliances. AT89C52This article describes a singlechip microputer as the core, to a total of anode highbrightness LED L ED as a display posed of seven figures show that the practical design of multifunction electronic clocks, the clock shows a week, hour, minute, second, it can be switched to year, month, day showed that the whole point of music at the same time and from time to time the alarm time and other functions can also be used for electronic stopwatch. Clock circuit is the heart of the puter, which controls the rhythm of the work of the puter is through the pletion of plex sequential circuits function in different directions. Clock, since it was invented that day on, people39。 時(shí)鐘電路是計(jì)算機(jī)的心臟 , 它控制著計(jì)算機(jī)的工作節(jié)奏就是通過(guò)復(fù)雜的時(shí)序電路完成不同的指令功能的。鐘表的數(shù)字化給人們的生產(chǎn)生活帶來(lái)了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的報(bào)時(shí)功能。因此，研究數(shù)字時(shí)鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。在這種趨勢(shì)下，時(shí)鐘的數(shù)字化、多功能化已經(jīng)成為現(xiàn)代時(shí)鐘生產(chǎn)研究的主導(dǎo)設(shè)計(jì)方向。系統(tǒng)具有簡(jiǎn)單清晰的操作界面，能在 4V～ 7V直流電源下正常工作。由于系統(tǒng)所用元器件較少，單片機(jī)所被占用的 I/O 口不多，因此系統(tǒng)具有一定的可擴(kuò)展性。時(shí)鐘可分為如下四種類(lèi)型：全局時(shí)鐘、門(mén)控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。 對(duì)于寄存器而言，當(dāng)時(shí)鐘工作沿到來(lái)時(shí)它的數(shù)據(jù)端應(yīng)該已經(jīng)穩(wěn)定，這樣才能保證時(shí)鐘工作沿采樣到數(shù)據(jù)的正確性，這段數(shù)據(jù)的預(yù)備時(shí)間我們稱(chēng)之為建立時(shí)間（ setup time）。只要可能就應(yīng)盡量在設(shè)計(jì)項(xiàng)目中采用全局時(shí)鐘。 PLD 具有乘積項(xiàng)邏輯陣列時(shí)鐘（即時(shí)鐘是由邏輯產(chǎn)生的），允許任意函數(shù)單獨(dú)地鐘控各個(gè)觸發(fā)器。然而，每當(dāng)用組合函數(shù)鐘控觸發(fā)器時(shí)，通常都存在著門(mén)控時(shí)鐘。 多級(jí)邏輯時(shí)鐘當(dāng)產(chǎn)生門(mén)控時(shí)鐘的組合邏輯超過(guò)一級(jí) (即超過(guò)單個(gè)的“與”門(mén)或“或”門(mén) )時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。如果仔細(xì)地設(shè)計(jì)，行波時(shí)鐘可以象全局時(shí)鐘一樣地可靠工作。最常見(jiàn)的例子是兩個(gè)異步微處理 器器之間的接口，或微處理器和異步通信通道的接口。最好的方法是將所有非同源時(shí)鐘
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1