復(fù)雜可編程邏輯器件-預(yù)覽頁
【正文】 的乘積項分配電路被擴展 ， 提供乘積項分配的靈活性 。 圖 839 XC7354的基本結(jié)構(gòu) UIM FFB1 輸出 9 12 9 FB6 21 9 I/O 模塊 3 18 FB5 21 9 3 FFB2 輸出 9 12 9 FB3 21 9 I/O 模塊 3 18 FB4 21 9 3 快速輸入 12 12 典型器件及應(yīng)用舉例 （ 一 ） XC7354器件 １ ． 基本結(jié)構(gòu) XC7354屬于通用互連陣列 UIM結(jié)構(gòu)型器件 。 輸入 /輸出單元 IOC可編程為輸入 、 輸出和雙向模式 。 LAB和 EAB排成行與列 ， 構(gòu)成二維邏輯陣列 ， 內(nèi)部信號的互連是通過行 、 列快速互連通道和 LAB局部互連通道實現(xiàn)的 。 每 8個 LE組成一組 ， 構(gòu)成一個 LAB。 多個 LAB通過可編程互連陣列 PIA和全局總線相連 。 采用通用互連矩陣 UIM進行器件內(nèi)部邏輯連接 ， 可保證所有連接路徑延遲時間相同 。 UIM FFB 輸出 FB I/O 模塊 FB FFB FB FB 輸出 I/O 模塊 快速輸入 圖 834 通用互連陣列 UIM結(jié)構(gòu) １ ． 通用互連陣列 UIM（ Universal Interconnect Matrix） 結(jié)構(gòu) UIM結(jié)構(gòu)中含有 快速功能模塊 FFB和 高集成度功能模塊 FB。 它們與邏輯宏單元相配置 ， 可實現(xiàn)多種邏輯電路結(jié)構(gòu) 。 每個 或 項輸出均可連接到相鄰的連接單元 ，甚至本單元中的兩個 或 項都可用于相鄰的兩個邏輯單元 。 CPLD的基本結(jié)構(gòu) 邏輯圖 １ ． 共享相鄰乘積項和結(jié)構(gòu) 每個邏輯單元中含有兩個 或 項輸出 ， 而每個 或 項均由固定的幾個乘積項輸入 。 ≥1 ≥1 ≥1 C1 1Ｋ Q 1J R I/O 輸出選擇 反饋選擇 極性選擇 結(jié)構(gòu)選擇 輸出使能 時鐘 反饋到 邏輯陣列 來自邏輯陣列 同步時鐘 VCC 圖 832 觸發(fā)器類型可編程結(jié)構(gòu) ３ ． 觸發(fā)器類型可編程結(jié)構(gòu) 通過對輸出觸發(fā)器編程 ， 可實現(xiàn) 4種不同類型的觸發(fā)器結(jié)構(gòu) ，即 D、 T、 JK和 RS觸發(fā)器 。各區(qū)之間可通過幾種結(jié)構(gòu)的 可編程全局互連總線 連接 。 FFB適用于快速編 （ 解 ） 碼和高速時序邏輯電路； FB適用于邏輯功能復(fù)雜且對時序要求不高的場合及復(fù)雜的組合邏輯電路 。 每 16個宏單元組成一組 ， 構(gòu)成一個靈活的邏輯陣列模塊LAB。 LE是 FLEX結(jié)構(gòu)中最小的邏輯單元 ， 每個 LE含有一個提供4輸入組合邏輯函數(shù)的查找表 LUT以及一個能提供時序邏輯能力的可編程寄存器 。 可提供多位片內(nèi)存儲器 。 每個 GLB相當(dāng)于一個 GAL器件 ， 可編程為 5種工作模式 ，并具有乘積項共享功能 。接收所有來自專用輸入和輸入到中央開關(guān)矩陣的信號 ， 并將它們送到各 GAL 塊 。 共 45個乘積項，每 5個驅(qū)動 1個宏單元，其中 4個經(jīng) 或非 運算作為觸發(fā)器輸入，第 5個作為 S/R信號。 各 FB通過 UIM連接 ， 每個 FB可以從 UIM接收 21個信號 ， 還可以從快速外輸入引出端得到 3個信號 。 宏單元的輸出除驅(qū)動器件的輸出緩沖器外 ， 還可反饋作為UIM的輸入 。 (3) 通用互連矩陣 （ UIM） UIM從每個宏單元的輸出端 、 I/O引出端和專用輸入引出端上輸入信號 ， 通過無限制的交叉開關(guān)對 FB產(chǎn)生 21個輸出 ， 對FFB產(chǎn)生 24個輸出 。 每個器件信號輸入可以被設(shè)置為直通模式 、 鎖存模式和寄存模式 。 EPF10K20帶有 6個 EAB、 144個 LAB和 1152個邏輯單元 ，最大 I/O數(shù)目為 189， 嵌入陣列塊 EAB可提供 12288位存儲器 。 LE還包括一個帶同步使能的可編程觸發(fā)器和一個進位鏈 、 一個級聯(lián)鏈 。 EPF10K20邏輯單元有 4種工作模式 ， 即 正常模式 、 運算模式 、 加 /減計數(shù)模式 和 可清除的計數(shù)模式 ， 每種模式對 LE資源的使用不同 。EAB相當(dāng)于一個大規(guī)模的查找表 ， 可編程快速實現(xiàn)多位數(shù)字乘法器 、 數(shù)字濾波器和微控制器等復(fù)雜邏輯功能 ， 比一般外存儲器具有更大的靈活性 。 n個 LUT產(chǎn)生兩個輸入信號 Ai、 Bi和進位信號的和 ，并將和送到 LE的輸出端；同時進位鏈產(chǎn)生一個進位信號 ， 直接送到高 1位的進位輸入端 。 每個 EAB可配置成 4種基本結(jié)構(gòu) ， 即 256 512 10242或 20481。 (4) 有靈活多樣的邏輯結(jié)構(gòu) ， 可滿足各種數(shù)字電路系統(tǒng)設(shè)計的需要 。 ≥1 1
物理相關(guān)推薦
鄂ICP備17016276號-1