數(shù)字邏輯電路與系統(tǒng)設(shè)計第三章-預覽頁
【正文】 1 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 1 1 1 0 0 1 1 1 1 1 0 1 0 畫卡諾圖化簡： A1A0 B1B0 00 01 11 10 00 01 11 10 1 1 1 1 1 1 F1 F1=A1B1+A1A0B0+A0B1B0 A1A0 B1B0 00 01 11 10 00 01 11 10 1 1 1 1 F2 F2=A1A0B1B0+ A1A0B1B0 + A1A0B1B0 + A1A0B1B0 A1A0 B1B0 00 01 11 10 00 01 11 10 1 1 1 1 1 1 F3 F3=A1B1+A1A0B0+A0B1B0 按 F F2和 F3表達式 可方便地用門電路實現(xiàn) 比較器的邏輯功能。 產(chǎn)生冒險的原因 以例說明 ≥1 1 A F=A+A=1 理想情況 A A F 實際情況 造成冒險的原因是由于 A和 A到達或門的時間 不同。 (分析中略去與門和或門的延時） 消去冒險的方法 1. 發(fā)現(xiàn)并消去互補變量 例如： F=(A+B)(A+C) 在 B=C=0時， F=AA. 若直接根 據(jù)這個邏輯表達式組成電路，就可能出現(xiàn)冒險。 將上式寫成： F=AC+BC+AB, 這樣，當 A=B=1時，不 會出現(xiàn) F=C+C,所以 C狀態(tài)的變化，不會影響輸出。 entity and_gate is port(a,b: IN BIT。 end rhl。 4 END fig2。 10 END ckt。 5 y: OUT STD_LOGIC)。b。 15 WHEN”01”=y=’1’。 19 END
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1