【正文】 ， 它是耗盡層兩側(cè)電位差 ?的函數(shù) ， 因此 ， 耗盡層電容為 ， 是一個(gè)非線性電容 ， 隨電位差的增大而減小 。 這時(shí) ， 在 Si表面 ， 電子濃度與空穴濃度相等 ， 成為本征半導(dǎo)體 。 因?yàn)檫@時(shí)電子的濃度還低于原來(lái)空穴的濃度 。 顯然 ， 耗盡層厚度不再增加 ， CSi也不再減小 。 情況很復(fù)雜 ， 但是 ，人們相信 ， 耗盡層電容將增大 ， 兩個(gè)電容串聯(lián)后 ， C將增加 。 必須指出 ， 上述討論未考慮到反型層中的電子是哪里來(lái)的 。共價(jià)鍵就來(lái)不及瓦解，反型層就無(wú)法及時(shí)形成，于是，電容曲線就回到 Cox值。在源極和襯底之間有結(jié)電容 Csb， 在漏極和襯底之間也有結(jié)電容 Cdb。 圖 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 24 Cg、 Cd的值還與所加的電壓有關(guān) : 1） 若 VgsVT， 溝道未建立 ， MOS管漏源溝道不通 。 這時(shí) ， MOS電容 C對(duì) Cg， Cd都有貢獻(xiàn) ， 它們的分配取決于 MOS管的工作狀態(tài) 。 然而 ， L?的增大是由于漏極耗盡層寬度有所增加 ， 增大了結(jié)電容 。 一般情況 ， 這類器件用作負(fù)載 。 ? Vox: SiO2層上的 壓降 。 所以有 : ???????????iabpS nNqkTqU ln22圖 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 33 Vox的計(jì)算 ? Vox根據(jù)右圖 從金屬到氧化物到 Si襯底Xm處的 電場(chǎng)分布曲線導(dǎo)出 : ? ?aiaSioxaNqnNkTCqNV 2ox/ln4 ??0XM O St ox XmEoxE 0Ex mE(X)東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 34 ? ?aiaSioxaiaoxsT NqnNkTCqNnNqkTVUV2/ln4ln2 ?????VT的理想計(jì)算公式 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 35 影響 VT值的四大因素 1. 材料的功函數(shù)之差 當(dāng)金屬電極同 Si晶片接觸時(shí)， ?ms = ?m ?s 對(duì)于 Al?Si(p)接觸， ?ms = () ? () 2. SiO2層中可移動(dòng)的正離子 主要是 Na+離子的影響 ,使閾值電壓降低 3. 氧化層中固定電荷 固定正電荷 QF使閾值電壓降低 4. 界面勢(shì)阱 Si與其它材料界面上 ， 硅晶格突然終止有電子被掛起 ，形成掛鍵 ,導(dǎo)致界面勢(shì)阱 . 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 36 MOSFET的 VT值的完整表達(dá)式 ?形成反型層 所必要的電壓 ?SiO2層上的電壓降 ?柵極材料與襯底材料之間的功函數(shù)之差 ?SiO2層中可移動(dòng)的正離子效應(yīng) ?氧化層中固定電荷的影響， ?界面勢(shì)壘的影響 oxsitoxFoxmmmsoxdbpT CUQCQCQqCQqV)(2 ???????? ???????????iabpnNkTq ln22? ? 212/ln4 ???????aiaSioxoxaoxdNqnNkTtqNCQ ??oxdCQqms?oxmmCQ?oxdCQ東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 37 MOSFET的體效應(yīng) 前面的推導(dǎo)都假設(shè)源極和襯底都接地 ， 認(rèn)為 Vgs是加在柵極與襯底之間的 。 襯底不接地對(duì) VT0的影響是 Si中的耗盡層電荷 Qd。 212 CBSiaoxdsmbpbsToTo qVNCVkqVVV ???????oxCBitoxsitCVQCUQ )()( ?東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 41 MOSFET的溫度特性 MOSFET的溫度特性主要來(lái)源于溝道中載流子的遷移率 181。 C ?VT?的變化與襯底的雜質(zhì)濃度 Ni和氧化層的厚 度 tox有關(guān)： (Ni ?, tox?) ? ??VT(T)? ? ? ?Tgsoxm VVLWtg ????東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 42 MOSFET的噪聲 MOSFET的噪聲來(lái)源主要由兩部分： ? 熱噪聲 (thermal noise) ? 閃爍噪聲 (flicker noise， 1/fnoise) 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 43 MOSFET的噪聲 (續(xù) ) ? 熱噪聲是由溝道內(nèi)載流子的無(wú)規(guī)則熱運(yùn)動(dòng)造成 的，通過(guò)溝道電阻生成熱噪聲電壓 veg(T， t)， 其等效電壓值可近似表達(dá)為 ?f為所研究的頻帶寬度 , T是絕對(duì)溫度 . ? 設(shè) MOS模擬電路工作在飽和區(qū) , gm可寫為 所以， 結(jié)論： 增加 MOS的柵寬和偏置電流，可減小器件的熱噪聲 。 ? 電路設(shè)計(jì)時(shí)， 增加?xùn)砰L(zhǎng) W， 可降低閃爍噪聲。 總 結(jié)論： 縮小 MOSFET尺寸是 VLSI發(fā)展的總趨勢(shì) ！ MOSFET尺寸縮小對(duì)器件性能的影響 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 49 ? 減小 L引起的問(wèn)題： L??Vds=C ? (Ech?， Vdsmax?) 即 在 Vds?Vdsmax=VDD不變的情況下 ， 減小 L將導(dǎo)致?lián)舸╇妷航档?。 2) 減小 SiO2介質(zhì)的厚度 tox。 Scalingdown( L?,W?, tox?, VDD?) 對(duì) MOSFET 速度的影響： (L?， W?， tox?)?Ids? ??D 基本不變 , 但是 VDD? 結(jié)論： 器件尺寸連同 VDD同步縮小，器件的速度提高。 此時(shí)必須考慮二階效應(yīng) 。 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 60 L和 W的變化 在一階理論的設(shè)計(jì)方法中 ， 總認(rèn)為 L、 W是同步縮減的 ， 是可以嚴(yán)格控制的 。 在版圖中 ， 凡是沒(méi)有管子的地方 ， 一般都是場(chǎng)區(qū) 。對(duì)于場(chǎng)區(qū) ， SiO2層很厚 ， Cox很小 ， 電容上的壓降很大 ，使得這個(gè)場(chǎng)區(qū)的寄生 MOS管的開(kāi)啟電壓遠(yuǎn)遠(yuǎn)大于電源電壓 ， 即 VTFVDD。 同時(shí) ， 這個(gè)注入?yún)^(qū)也用來(lái)控制表面的漏電流 。 圖 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 63 L和 W的變化 (續(xù) ) 通常 ， 先用有源區(qū)的 mask， 在場(chǎng)區(qū)外生成一個(gè)氮化硅的斑區(qū) 。 Bird beak的形狀和大小與氧化工藝中的參數(shù)有關(guān) ， 但是有一點(diǎn)是肯定的 ， 器件尺寸 ， 有源區(qū)的邊沿更動(dòng)了 。 由于 P+區(qū)是先做好的 ，后來(lái)在高溫氧化時(shí) ， 這個(gè) P+區(qū)中的雜質(zhì)也擴(kuò)散了 ， 侵入到管子區(qū)域 ， 改變了襯底的濃度 Na， 影響了開(kāi)啟電壓 。 Lfinal是加工完后的實(shí)際柵極長(zhǎng)度。 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 66 遷移率的退化 眾所周知 ， MOS管的電流與遷移率 ?成正比 。 1） 特征遷移率 ?0 ?0與制造工藝密切相關(guān) 。 因而 ， 在MOS管正常工作溫度范圍內(nèi) ， 要考慮 ?0是變化的 。 但在反型層內(nèi) （ NMOS管 ） ， M=2， 所以 ， 一般認(rèn)為 ， M值是處在 ?2之間 。 垂直 ?值退化大約為 25%?50%。 一般來(lái)講 ， N型 Si的 ?0遠(yuǎn)大于 P型 Si的 ?0。 這并不是 P型器件得到改進(jìn) ， 而是 N型器件有所退化 。 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 70 溝道長(zhǎng)度調(diào)制 簡(jiǎn)化的 MOS原理中 ， 認(rèn)為飽和后 ， 電流不再增加 。 = L?? 式中 ?是漏極區(qū)的耗盡區(qū)的 寬度 ， 如右圖所示 ， 且有 其中 Vds?VDsat?是耗盡區(qū)上的電壓 。 我們隱含地假定 ， 所有的電場(chǎng)效應(yīng)都是正交的 。 ） 加在柵極上的正電壓首先是用來(lái)趕走 P型襯底中的多數(shù)載流子 ——空穴 ， 使柵極下面的區(qū)域形成耗盡層 ，從而降低了 Si表面的電位 。 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 72 短溝道效應(yīng)引起門限電壓變化 (續(xù) ) ? 柵極感應(yīng)所生成的耗盡區(qū) ， 與源 、 漏耗盡區(qū)是連接在一起的 。 這樣 ， 柵極電壓只要稍加一點(diǎn) ， 就可以在柵極下面形成耗盡區(qū) ， 如下圖所示 。 但是當(dāng)溝道長(zhǎng)度L5?后 ， VT降低是極其明顯的 ， 如圖所示 。 如果這兩個(gè)電位不相同 ， 結(jié)果就變得很復(fù)雜 。 = VT ? ?Vds 式中 ?是靜態(tài)反饋系數(shù)，且有 式中 Xpmax是溝道下面的耗盡層深度。 ? 柵極電位可以使 Si表面形成反型層 ， 同樣的機(jī)理 ， 漏極電壓降低了溝道下面的電位勢(shì)壘 ， 只要當(dāng)這個(gè)勢(shì)壘足夠低 ， 電流就會(huì)流過(guò)這條通路 。器件的溝道越短，穿透越嚴(yán)重。 可見(jiàn) ， 溝道越短 ， 穿透電壓越低 ， 器件漏電越嚴(yán)重 。 東 ?南 ?大 ?學(xué) 射 ?頻 ?與 ?光 ?電 ?集 ?成 ?電 ?路 ?研 ?究 ?所 ? 2022/8/20 80 第二柵現(xiàn)象（續(xù)） ? 由于 SiO2厚度已經(jīng)減小，但源、漏極的 PN結(jié)還較深，這時(shí)，可能會(huì)發(fā)生第二類穿透現(xiàn)象。 它成為限制器件尺寸縮小的一個(gè)重要因素。 但是當(dāng)電子流通過(guò)器件溝道時(shí) ，存在著微弱的電離碰撞 。 ? 隨著時(shí)間的推移 ， 熱電子的陷入 ， 將越積越多 ， VT將不斷增加 ， 開(kāi)關(guān)特性就不斷退化 ， 電路逐步變質(zhì) ， 造成了可靠性