【正文】 代碼是數(shù)據(jù)，那么一定送往運(yùn)算器 (DR)。 在 微程序控制器 中，時(shí)序信號(hào)比較簡(jiǎn)單，一般采用 節(jié)拍電位 節(jié)拍脈沖 二級(jí)體制 。 組成： 石英 晶體振蕩器和與非門組成的正反饋振蕩電路。故在 Cr輸入端引入一個(gè) RS觸發(fā)器，用 T4作 Cr的時(shí)鐘控制端。 (2)采用不定長(zhǎng)機(jī)器周期。顯然，用這種方式形成的操作控制序列沒有固定的 CPU周期數(shù) (節(jié)拍電位 )或嚴(yán)格的時(shí)鐘周期 (節(jié)拍脈沖 ) 此為同步控制和異步控制相結(jié)合的方式。 微命令和微操作 計(jì)算機(jī) 控制部件 —控制器 —通過控制線發(fā)出控制命令 執(zhí)行部件 運(yùn)算器 存儲(chǔ)器 外設(shè) 執(zhí)行控制命令并通過反饋線反饋狀態(tài)信息 控制部件 執(zhí)行部件 控制線 反饋線 微命令 控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令。 相斥 相斥 簡(jiǎn)單運(yùn)算器的數(shù)據(jù)通路 3相容 4 、 6 、 8與 9也是相容的 微指令 在機(jī)器的一個(gè) CPU周期中，一組實(shí)現(xiàn)一定操作功能的微命 令的組合。 微程序控制器原理框圖 CS 作用 ：用來存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序 操作 ：只讀 要求 ：是速度快，讀出周期要短。如果微程序不出現(xiàn)分支，那么下一條微指令的地址就直接由微地址寄存器給出。 微指令格式如下： (1) 第一條微指令是取指周期，有三個(gè)任務(wù)： 從內(nèi)存取指令到 IR，對(duì)應(yīng)的微命令有 對(duì)程序計(jì)數(shù)器 PC加 1 根據(jù) OP進(jìn)行判別測(cè)試，轉(zhuǎn)十進(jìn)制的加法微程序 LDAR RD LDDR LDIR PC+1 所以第一條微指令的二進(jìn)制代碼是 000 000 000 000 11111 10 0000 設(shè)十進(jìn)制加法的 OP為 1010，在 P1有效時(shí)，修改 μAR的內(nèi)容為 1010，則第二條指令從 1010處開始執(zhí)行。 (4) 第四條微指令的工作是完成減 6操作，即 R2+R3R2，對(duì)應(yīng)的微命令為： R2X R3Y － LDR2 所以第四條微指令的二制編碼是 010 001 001 001 0000 00 0000 執(zhí)行完第四條指令后，應(yīng)轉(zhuǎn)取指令操作，所以下址字段為 0000，即重新開始取出下一條指令。與此同時(shí)可用 T4間隔讀取下條微指令，經(jīng) 200ns時(shí)間延遲，下條微指令又從只讀存儲(chǔ)器讀出，并用 T1上升沿打入到微指令寄存器。因此，一條機(jī)器指令的功能是由若干條微指令組成的序列來實(shí)現(xiàn)的。 這就告訴我們?nèi)绾卧O(shè)計(jì)微程序，也將使我們進(jìn)一步體驗(yàn)到機(jī)器指令與微指令的關(guān)系。 微指令字長(zhǎng) 12位，微指令格式如下 (未考慮順序控制字段 )： SBALU：傳送 SB的控制信號(hào) ,并使加法器最低位加 1. Reset：清暫存器 SB ~：一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào) (1)“ ADD R0， R1 ”指令，即 (R0)+(R1)→R1 (2)“ SUB R2， R3 ”指令，即 (R3)(R2)→R3 (3)“ MOV R2， R3 ”指令，即 (R2)→(R3) RA0RA1：讀 R0R3的選擇控制 WA 0WA 1：寫 R0R3的選擇控制 R W LDSA：打入 SA LDSB：打入 SB SBALU：傳送 SB的控制信號(hào) 【 解 】 先畫出三條指令的微指令的微程序流程圖，如下圖所示。用二進(jìn)制代碼寫出的三條指令的微程序列于下表中，其中 *表示代碼隨意設(shè)置 (0或 1均可 )。 缺點(diǎn) : 把一組相斥性的微命令信號(hào)組成一個(gè)小組 (即一個(gè)字段 ) ，然后通過小組 (字段）譯碼器對(duì)每一個(gè)微命令信號(hào)進(jìn)行譯碼 ，譯碼輸出作為操作控制信號(hào)，其微指令結(jié)構(gòu)如下圖所示。 目前在微程序控制器設(shè)計(jì)中，字段直接譯碼法使用較普遍。通常，產(chǎn)生后繼微地址有兩種方法： 將 μAR改為 μPC。 一條微指令具有多個(gè)轉(zhuǎn)移分支的能力稱為多路轉(zhuǎn)移。現(xiàn)有三種情況： (1)執(zhí)行“取指”微指令后，微程序按 IR的 OP字段 (IR3IR0)進(jìn)行 16路分支； (2)執(zhí)行條件轉(zhuǎn)移指令微程序時(shí)，按進(jìn)位標(biāo)志 C的狀態(tài)進(jìn)行 2路分支； (3)執(zhí)行控制臺(tái)指令微程序時(shí)，按 IR4， IR5的狀態(tài)進(jìn)行 4路分支。IR5IR3IR1C 其一般格式如下： 控 制 字 段 判別測(cè)試字段 下地址字段 按照控制字段的編碼方法不同，水平型微指令又分為三種： 全水平型 (不譯法 )微指令，字段譯碼法水平型微指令，以及直接和譯碼相混合的水平型微指令 。 它是采用較長(zhǎng)的微程序結(jié)構(gòu)去換取較短的微指令結(jié)構(gòu)。左、右輸入源編址可指定 31 (3)訪問主存微指令 其功能是將主存中一個(gè)單元的信息送入寄存器或者將寄存器的數(shù)據(jù)送往主存。 (4)條件轉(zhuǎn)移微指令 其功能是根據(jù)測(cè)試對(duì)象的狀態(tài)決定是轉(zhuǎn)移到 D所指定的微地址單元，還是順序執(zhí)行下一條微指令。 (3)由水平型微指令解釋指令的微程序，有微指令字較長(zhǎng)而微程序短的特點(diǎn)。 對(duì)應(yīng)于一臺(tái)計(jì)算機(jī)的機(jī)器指令只有一組微程序，而且這一組微程序設(shè)計(jì)好之后，一般無須改變而且也不好改變，這種微程序設(shè)計(jì)技術(shù)稱為靜態(tài)微程序設(shè)計(jì)。 動(dòng)態(tài)微程序設(shè)計(jì) 硬布線控制器是早期設(shè)計(jì)計(jì)算機(jī)的一種方法。 硬聯(lián)線控制器結(jié)構(gòu)如圖： 硬布線控制器 邏輯網(wǎng)絡(luò)的輸入信號(hào)來源有三個(gè) ： (1)來自指令操碼譯碼器的輸出 Im； (2)來自執(zhí)行部件的反饋信息 Bj； (3)來自時(shí)序產(chǎn)生器的時(shí)序信號(hào)，包括節(jié)拍電位信號(hào) M和節(jié)拍脈沖信號(hào) T。 在用硬聯(lián)線實(shí)現(xiàn)的操作控制器中，通常，時(shí)序產(chǎn)生器除了產(chǎn)生節(jié)拍脈沖信號(hào)外，還應(yīng)當(dāng)產(chǎn)生 節(jié)拍電位 信號(hào)。 由于采用同步工作方式，長(zhǎng)指令和短指令對(duì)節(jié)拍時(shí)間的利用都是一樣的。 在微程序控制器中，微操作控制信號(hào)由微指令產(chǎn)生，并且可以 在硬聯(lián)線控制器中，某一微操作控制信號(hào)由布爾代數(shù)表達(dá)式描述的輸出函數(shù)產(chǎn)生。 LDAR = M1T3 LDIR = M1 傳統(tǒng)的 CPU Intel 8088 CPU Intel 8088是一種通用的準(zhǔn) 16位微處理器，其內(nèi)部結(jié)構(gòu)為 16位，與外部交換的數(shù)據(jù)為 8位。 執(zhí)行單元 EU 負(fù)責(zé)指令的執(zhí)行。另外三個(gè) 16個(gè)寄存器 BP(基數(shù)指針 )、 SI(源變址 )、 DI(目的變址 )用來增加幾種尋址方式，從而能更 指令指針 IP的功能相當(dāng)于一般機(jī)器的程序計(jì)數(shù)器 PC，但是 IP要與代碼分段寄存器 CS 狀態(tài)寄存器 PSW由九個(gè)標(biāo)志位組成，以反映操作結(jié)果的某些狀態(tài)或 四個(gè) 16位的 段寄存器 ，用來存放主存段地址 (代碼段 CS，數(shù)據(jù)段 DS，堆棧段 SS，附加段 ES)。 1. 486 CPU的特點(diǎn) Intel 80486是 32位的 CPU，內(nèi)部結(jié)構(gòu)見文字教材圖 (1)通過采用 流水技術(shù) ，以及微程序控制和硬布線邏輯控制相結(jié)合的方式，進(jìn)一 (2)486芯片內(nèi)部包含一個(gè) 8KB的 數(shù)據(jù)和指令混合性 cache，為頻繁訪問的指令和數(shù) (3)486芯片內(nèi)部包含了增強(qiáng)性 80387協(xié)處理器 ，稱為浮點(diǎn)運(yùn)算部件 (FPU)。如果利用虛擬存儲(chǔ)器，其存儲(chǔ)空間達(dá) 64TB (6)486 CPU采用單倍的時(shí)鐘頻率，而在 CLK端加入的時(shí)鐘頻率， 就是它內(nèi)部 CPU的時(shí)鐘頻率， Intel 80486 CPU 2. 486 CPU的內(nèi)部結(jié)構(gòu) 486的內(nèi)部結(jié)構(gòu)包含如下九個(gè)功能部件 ： 總線接口部件、小容量 cache、指令預(yù)取部件、指令譯碼器、段管理部件、頁管理部件、定點(diǎn)運(yùn)算部件 ALU、浮點(diǎn)運(yùn)算部件 FPU及操作控制部件。 ALU中包含了通用寄存器組以及各種算術(shù)邏輯運(yùn)算操作。目前的 高性能微型機(jī)幾乎無一例外地使用了流水技術(shù)。 空間并行技術(shù)主要體現(xiàn) 在多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng) 。其中 CPU按流水線方式組織，通常由三部分組成： 指令部件 指令隊(duì)列 執(zhí)行部件 這三個(gè)功能部件可以組成一個(gè) 3級(jí)流水線。 2. 流水 CPU的時(shí)空?qǐng)D 計(jì)算機(jī)的流水處理過程非常類似于工廠中的流水裝配線，具體措施如下： (1) 把輸入的任務(wù) (或過程 )分割為一系列子任務(wù) 。 圖 (a)表示流水 CPU中一個(gè)指令周期的任務(wù)分解。 具有兩條以上指令流水線 3. 流水線分類 一個(gè)計(jì)算機(jī)系統(tǒng)可以在不同的并行等級(jí)上采用流水線技術(shù)。 算術(shù)流水線 運(yùn)算操作步驟 的并行。由一串級(jí)聯(lián)的處理機(jī)構(gòu)成流水線的各個(gè)過程段，每臺(tái)處理機(jī)負(fù)責(zé)某一特定的任務(wù)。處理機(jī)流水線 應(yīng)用在多機(jī)系統(tǒng) 中。由下表可以看出，在時(shí)鐘4時(shí)， I1與 I4兩條指令發(fā)生爭(zhēng)用存儲(chǔ)器資源的相關(guān)沖突。如下表所示， ADD指令與 SUB指令發(fā)生了數(shù)據(jù)相關(guān)沖突。通過使用 轉(zhuǎn)移取和順序取兩路指令預(yù)取隊(duì)列器以及目標(biāo)指令 cache，可將轉(zhuǎn)移預(yù)測(cè)提前到取指階段進(jìn)行，以獲得良好的效果。由于 I2指令進(jìn)入流水線，變成 I2指令在 I1指令寫入 R1前就讀出 R1內(nèi)容，發(fā)生 RAW相關(guān)。 CPU的主頻是片外主總線時(shí)鐘頻率 (60MHz或 66MHz)的倍頻，有 120， 166， 200MHz等多種。 CPU支持多種類型的總線周期，其中一種稱 猝發(fā)模式 ，在此模式下，可在一個(gè)總線周期內(nèi)讀出或?qū)懭?256位 (32字節(jié) ) CPU外部地址總線寬度是 36位，但一般使用 32位寬，故物理地址空間為4096MB(4GB)。操作控制器采用硬布線 控制和微程序控制相結(jié)合的方式。以 CISC結(jié)構(gòu)實(shí)現(xiàn)超標(biāo)量流水線，并有BTB方式的轉(zhuǎn)移預(yù)測(cè)能力，堪稱為當(dāng)代 CISC機(jī)器的經(jīng)典之作。兩個(gè)指令預(yù)取緩沖器，每個(gè)都是 32字節(jié)，負(fù)責(zé)由指令 cache 指令譯碼器除完成譯碼指令外，還要完成指令配對(duì)檢查。檢查合格的一對(duì)指令同時(shí)被發(fā)射到 U， V流水線的下一段。各種模式下的邏輯地址最終要轉(zhuǎn)換成物理地址來訪問數(shù)據(jù) cache，并用轉(zhuǎn)換后援緩沖器 TLB來加速這種地址轉(zhuǎn)換過程。指令 cache是只讀的，以單端口 256位 (32B)向指令預(yù)取緩沖器提供超長(zhǎng)指令字代碼。 兩個(gè) cache都使用物理地址。 浮點(diǎn)部件支持 IEEE754標(biāo)準(zhǔn)的單、雙精度格式的浮點(diǎn)數(shù)，另外還使用一種稱為臨時(shí)實(shí)數(shù)的 80位浮點(diǎn)數(shù)。轉(zhuǎn)移目標(biāo)緩沖器 BTB一個(gè)小容量的 cache。 兩個(gè)指令預(yù)取緩沖器，每個(gè)容量為 32字節(jié)，當(dāng)前總是使用其中一個(gè) (假設(shè)為緩沖器 1)。并且預(yù)測(cè)轉(zhuǎn)移取錯(cuò)誤時(shí)，正確路徑的指令已經(jīng)在另一個(gè)沖器中，使流水線的性能損失減至最小。 (6)平均而言，所有指令的 執(zhí)行時(shí)間為一個(gè)處理時(shí)鐘周期 (7)指令格式中用于指派 整數(shù)寄存器 的個(gè)數(shù)不少于 32個(gè) ，用于指派 浮點(diǎn)數(shù)寄存器 的個(gè)數(shù)不少于 16個(gè) 。其結(jié)構(gòu)框圖請(qǐng)見 CAI所示。 這些電子媒質(zhì)包括計(jì)算機(jī) 屏幕顯示、視頻光盤、 CDROM以及語言和聲音的綜合，同時(shí)在這些部件之間建立邏輯連接，從而使整個(gè)系統(tǒng)具有交互性。如果由多媒體計(jì)算機(jī)存儲(chǔ)器能演放 1秒鐘的音像制品，則信息量就高達(dá) ，而目前用來存儲(chǔ)圖像、程序的光盤 CDROM，容量只有 550兆字節(jié)。 2. 為適應(yīng)多媒體技術(shù)發(fā)展， 一是需要開發(fā)具有多媒體功能的OS(操作系統(tǒng) )，二是開展以編輯工具為中心的軟件技術(shù)研究 。 第二， 改善總 線的結(jié)構(gòu)和性能 ，如加寬系統(tǒng)總線，提高時(shí)鐘速率。 帶有 MMX技術(shù)的 CPU特別適合于數(shù)據(jù)量很大的圖形、圖像數(shù)據(jù)處理，從而使三維圖形、圖畫、運(yùn)動(dòng)圖像為目標(biāo)的 MPEG視頻、音樂合成、語音識(shí)別、虛擬現(xiàn)實(shí)等數(shù)據(jù)處理的速度有了很大提高 。 MMX(— Multi Medium eXtended)技術(shù) 8個(gè) MMX寄存器 MM0—MM7的寬度為 64位，但它們沒有單獨(dú)設(shè)置，而是借用浮點(diǎn)處理單元中的 8 個(gè) (80位 )數(shù)據(jù)寄存器，它是通過使用“別名”的辦法來實(shí)現(xiàn)的。 如果一條指令支持多種數(shù)據(jù)類型：字節(jié)（ B)、字 (W)、雙字 (D)或四字 (Q)的操作，則選用某一數(shù)據(jù)類型時(shí)，相應(yīng)的字母 B， W ， D或 Q列入指令助記符的后面。如果運(yùn)算結(jié)果超過最大值，則將此值按最大值處理，低于最小值時(shí)按最小值處理。下圖說明了它的操作功能，將兩個(gè)緊縮字類型的數(shù)中相應(yīng)的元素 (16位 )相乘，生成 4個(gè) 32位的積，再將左側(cè)的兩個(gè)積相加，得出一個(gè)結(jié)果；右側(cè)的兩個(gè)積相加 ，得出另一個(gè)結(jié)果。 MMX的比較指令通過條件選擇能力，取消了轉(zhuǎn)移指令，這是 MMX (5) 轉(zhuǎn)換指令特點(diǎn)， MMX的轉(zhuǎn)換指令，是緊縮或解緊縮指令，能 方便地完成各種精度的數(shù)據(jù)轉(zhuǎn)換 ，其中緊縮指令帶有飽和操作。 轉(zhuǎn)換指令廣泛用于矩陣的行列轉(zhuǎn)換；可以在每對(duì)像點(diǎn)之間插入新像點(diǎn)的插值操作；實(shí)現(xiàn) RGB與 YUV的彩色空間轉(zhuǎn)換等。 下圖是動(dòng)態(tài)執(zhí)行技術(shù)的核心結(jié)