【正文】 REGL = D 。 X康芯科技 多進(jìn)程有限狀態(tài)機(jī) Moore型有限狀態(tài)機(jī)的設(shè)計(jì) 圖 76 ADC0809采樣狀態(tài)機(jī)工作時(shí)序 X康芯科技 【 例 73】 COM1: PROCESS(current_state,EOC) BEGIN CASE current_state IS WHEN st0= next_state = st1。) THEN next_state = st3。開(kāi)啟 OE WHEN st4= next_state = st0。 COM2: PROCESS(current_state) BEGIN CASE current_state IS WHEN st0=ALE=39。LOCK=39。 。139。039。START=39。OE=39。039。039。 WHEN st4=ALE=39。LOCK=39。 。039。 END PROCESS COM2 。 CLK,RST : IN STD_LOGIC。 SIGNAL C_ST : ST_TYPE 。 Q= 0000 。 THEN CASE C_ST IS WHEN ST0 = IF DATAIN =10 THEN C_ST = ST1 。 WHEN ST1 = IF DATAIN =11 THEN C_ST = ST2 。 WHEN ST2 = IF DATAIN =01 THEN C_ST = ST3 。 X康芯科技 接上頁(yè) WHEN ST3 = IF DATAIN =00 THEN C_ST = ST4 。 WHEN ST4 = IF DATAIN =11 THEN C_ST = ST0 。 WHEN OTHERS = C_ST = ST0。 END behav。 Q : OUT STD_LOGIC_VECTOR(4 DOWNTO 0))。 BEGIN COMREG : PROCESS(CLK,RESET) BEGIN 決定轉(zhuǎn)換狀態(tài)的進(jìn)程 IF RESET =39。EVENT AND CLK = 39。 THEN STX = st1。 THEN STX = st2。 THEN STX = st3。 THEN STX = st4。 THEN STX = st0。 END IF。139。 WHEN st1 = IF DATAIN = 39。 END IF 。 ELSE Q=10011 。 THEN Q = 11011 。139。 WHEN OTHERS = Q=00000 。 MEALY FSM USE 。 ARCHITECTURE behav OF MEALY2 IS TYPE states IS (st0, st1, st2, st3,st4)。139。139。 END IF。 END IF。 END IF。 END IF。 END IF。 END PROCESS COMREG 。 THEN Q2 :=10000。039。 WHEN st2= IF DATAIN=39。 END IF。 ELSE Q2:=01001。 THEN Q2 :=11101。 END CASE 。 THEN Q1=Q2。 END behav。 CLK ,EOC : IN STD_LOGIC。 END AD0809。 CONSTANT st2 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00001 。 SIGNAL LOCK : STD_LOGIC。 START=current_state(4)。c_state =current_state。139。 WHEN st3= next_state = st4。 END PROCESS COM 。) THEN current_state=next_state。139。 END PROCESS LATCH1 。 CONSTANT ST1 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 001 。 ... X康芯科技 一位熱碼編碼 (Onehot encoding) 狀態(tài)編碼 圖 713 一位熱碼編碼方式選擇對(duì)話框 X康芯科技 狀態(tài)機(jī)剩余狀態(tài)處理 表 73 剩余狀態(tài) 狀 態(tài) 順序編碼 st0 000 st1 001 st2 010 st3 011 st4 100 st_ilg1 101 st_ilg2 110 st_ilg3 111 WHEN st_ilg1 = next_state = st0。 ... COM： PROCESS(current_state, state_Inputs) 組合邏輯進(jìn)程 BEGIN CASE current_state IS 確定當(dāng)前狀態(tài)的狀態(tài)值 ... WHEN OTHERS = next_state = st0。 USE 。 寫(xiě)允許信號(hào) data : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 COMPONENT lpm_ram_dq LPM元件 GENERIC (lpm_width : NATURAL。 we,inclock : IN STD_LOGIC 。 BEGIN q = sub_wire0(7 DOWNTO 0)。 DEPTH = 64 。 01:254 。 05:239 。 09:207 。 0D:162 。 11:112 。 15: 64 。 19: 26 。 1D: 4 。 21: 1 。 25: 19 。 29: 53 。 2D: 99 。 31:150 。 35:197 。 39:233 。 3D:252 。 X康芯科技 正弦信號(hào)發(fā)生器設(shè)計(jì)與 LPM ROM定制 圖 723 定制 LPM ROM文件 3. LPM ROM定制 X康芯科技 正弦信號(hào)發(fā)生器設(shè)計(jì)與 LPM ROM定制 圖 724 選擇 ROM參數(shù) 3. LPM ROM定制 LPM模塊的 VHDL文本方式調(diào)用 X康芯科技 正弦信號(hào)發(fā)生器設(shè)計(jì)與 LPM ROM定制 圖 725加入初始化文件 3. LPM ROM定制 LPM模塊的 VHDL文本方式調(diào)用 X康芯科技 正弦信號(hào)發(fā)生器設(shè)計(jì)與 LPM ROM定制 圖 726 例 713仿真波形 3. LPM ROM定制 LPM模塊的 VHDL文本方式調(diào)用 X康芯科技 3. LPM ROM定制 【 例 713】 LIBRARY ieee。 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。 lpm_widthad : NATURAL。 PORT ( address : IN STD_LOGIC_VECTOR (5 DOWNTO 0)。 BEGIN q = sub_wire0(7 DOWNTO 0)。 正弦信號(hào)發(fā)生器源文件 USE 。8位波形數(shù)據(jù)輸出 END。 END COMPONENT。139。 u1 : SINDATA PORT MAP(address=Q1, q = DOUT,inclock=CLK)。 ENTITY fifo2 IS PORT(data : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 工作時(shí)鐘 aclr : IN STD_LOGIC 。 ARCHITECTURE SYN OF fifo2 IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0)。 類屬 數(shù)據(jù)深度 自然數(shù)數(shù)據(jù)類型 lpm_widthu :NATURAL。 aclr : IN STD_LOGIC 。 data : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 full = sub_wire1。 72 為確保例 75的狀態(tài)機(jī)輸出信號(hào)沒(méi)有毛刺 ， 試用例 74的方式構(gòu)成一個(gè)單進(jìn)程狀態(tài) ， 使輸出信號(hào)得到可靠鎖存 ， 在相同輸入信號(hào)條件下 ， 給出兩程序的仿真波形 。例 716描述的電路完成對(duì)序列數(shù) “ 11100101” 的檢測(cè)，當(dāng)這一串序列數(shù)高位在前 (左移 )串行進(jìn)入檢測(cè)器后，若此數(shù)與預(yù)置的密碼數(shù)相同，則輸出 “ A”， 否則仍然輸出 “ B”。 串行輸入數(shù)據(jù)位 /工作時(shí)鐘 /復(fù)位信號(hào) AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 8位待檢測(cè)預(yù)置數(shù) BEGIN D = 11100101 。 ELSIF CLK39。 ELSE Q = 0 。 END IF 。 WHEN 3= IF DIN = D(4) THEN Q = 4 。 ELSE Q = 0 。 END IF 。 WHEN 7= IF DIN = D(0) THEN Q = 8 。 END CASE 。 序列數(shù)檢測(cè)正確，輸出 “ A” ELSE AB = 1011 。 X康芯科技 要求 1： 說(shuō)明例 716的代碼表達(dá)的是什么類型的狀態(tài)機(jī) ， 它的優(yōu)點(diǎn)是什么 ？ 詳述其功能和對(duì)序列數(shù)檢測(cè)的邏輯過(guò)程 。 提示： 對(duì)于 D = “11100101”， 電路需分別不間斷記憶：初始狀態(tài) 、 1 111 、 1110 、 11100、 11100 1110011100101 共 9種狀態(tài) 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 71 用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的電路設(shè)計(jì) (1) 實(shí)驗(yàn)?zāi)康模?用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì) ， 并對(duì)其進(jìn)行仿真和硬件測(cè)試 。 下載后： ① 按實(shí)驗(yàn)板 “ 系統(tǒng)復(fù)位 ” 鍵； ② 用鍵 2和鍵 1輸入 2位十六進(jìn)制待測(cè)序列數(shù) “ 11100101” ； ③ 按鍵 7復(fù)位 (平時(shí)數(shù)碼 6指示顯 “ B”)； ④ 按鍵 6(CLK) 8次 ， 這時(shí)若串行輸入的 8位二進(jìn)制序列碼 (顯示于數(shù)碼2/1和發(fā)光管 D8～ D0)與預(yù)置碼 “ 11100101” 相同 ， 則數(shù)碼 6應(yīng)從原來(lái)的 B變成 A ， 表示序列檢測(cè)正確 ， 否則仍為 B。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 72 用狀態(tài)機(jī)對(duì) ADC0809的采樣控制電路實(shí)現(xiàn) (1) 實(shí)驗(yàn)?zāi)康模?學(xué)習(xí)用狀態(tài)機(jī)對(duì) A/D轉(zhuǎn)換器 ADC0809的采樣控制電路的實(shí)現(xiàn) 。 主要控制信號(hào)說(shuō)明：如圖 73所示 ， START是轉(zhuǎn)換啟動(dòng)信號(hào) ， 高電平有效；ALE是 3位通道選擇地址 (ADDC、 ADDB、 ADDA)信號(hào)的鎖存信號(hào) 。 測(cè)試步驟： 建議選擇電路模式 （ 參考附錄 2的圖 F17） ， 由對(duì)應(yīng)的電路圖可見(jiàn) ， ADC0809的轉(zhuǎn)換時(shí)鐘 CLK已經(jīng)事先接有 750kHz的頻率 ， 引腳鎖定為： START接 PIO34， OE（ ENABLE） 接 PIO35， EOC接 PIO8， ALE接 PIO33，狀態(tài)機(jī)時(shí)鐘 CLK接 clock0， ADDA接 PIO32(ADDB和 ADDC都接 GND)， ADC0809的 8位輸出數(shù)據(jù)線接 PIO23～ PIO16， 鎖存輸出 Q顯示于數(shù)碼 8/數(shù)碼7(PIO47～ PIO40)。139。實(shí)驗(yàn)結(jié)束后注意將撥碼開(kāi)關(guān)撥向默認(rèn)：僅 “ 4” 向下 。(2) 實(shí)驗(yàn)原理： 參考 。 l VREF(PIN 8)： 基準(zhǔn)電壓 ， 可正可負(fù) ， － 10V～＋ 10V。 l AGND/DGND(PIN 10)： 模擬地與數(shù)字地 。 還應(yīng)該注意 ，DAC0832電路須接有 +/－ 12V電壓： GW48系統(tǒng)的 +/12V電源開(kāi)關(guān)在系統(tǒng)左側(cè)上方 。 重復(fù)實(shí)驗(yàn) 1的內(nèi)容 ， 并觀察輸出波形情況 。 (6) 思考題： 如果 CLK的輸入頻率是 50MHz， ROM中一個(gè)周期的正弦波數(shù)