第3章邏輯門電路-預(yù)覽頁
【正文】 管飽和條件，所以三極管處于 放大 狀態(tài)?RCRBVCCvivoiBiCb(a)vo= VCC－ iCRCiC= bIB=50=5v1K Ω？三極管處于 放大 狀態(tài)時， vo=??RCRBVCCvivoiBiCb(a)(3) 分析 VCC , vi , RB , RC , b的大小如何變 化才有利于三極管的飽和？ 飽和條件？ iB IBS=BSICESVCCV=CRbCSIbBRBESViV=Bi時有利于三極管飽和。第 3章 邏輯門電路門電路 分立元件門電路集成門電路雙極型集成門（ DTL、 TTL）MOS集成門集成邏輯門中廣泛使用的開關(guān)器件是： 晶體管 場效應(yīng)管 研究它們的 開關(guān) 特性門電路 是用以實現(xiàn)邏輯關(guān)系的電子電路。 它們表示的都是 一定的電壓范圍 ，而不是一個固定不變的數(shù)值。IIL1 VCC=+5VA VoR=BCIIL1IIL2IIL3?IIL ? amp。IIH1VCC=+5VA VoR=BC 將幾個輸入端并聯(lián)使用時，總的輸入高電平電流將按并聯(lián)輸入端的數(shù)目加倍。 并保證反相器的輸出高電平不低于 3V。 amp。 amp。就是將元、器件和連線制作在一個半導(dǎo)體基片上的完整電路。 amp。Ui u0低電平噪聲容限為：UNL=Uoff－ UIL高電平噪聲容限為：UNH=UIH－ Uon(2) 抗干擾容限：UILUoffUon UIH =－ = =－ =Uoff越大越好還是越小越好 ?Uon越 大越好還是越小越好 ?U0(V)Ui(V)1 2 3()amp。amp。1110amp。amp。IOL及其極限 IOL（ max） 當(dāng) IOL I OL(max)時，輸入不再是低電平。符號 amp。UCCF1F2F3FF=F1F2F3?任一導(dǎo)通F=0UCCRLF1F2F3F全部截止F=1F=F1F2F3?所以：F=F1F2F3!UCCRLF1F2F3FRL的計算方法 :amp。amp。amp。UCCF1F2F3FIOL= IRL+m IILUOL= VCC IRLRL RLmin= VCC UOLmaxILMmIIL= VCC (ILM mIIL) RL= VCC (IOL mIIL) RL例 1 已知輸出管截止時的漏電流 IOH=100μA， ILM=20mA。 ? amp。 ?G5G1G2解：kΩkΩ OC門的應(yīng)用1）實現(xiàn)線與 F=AB+AB=AB . AB =AB . ABamp。ABABamp。 VCC和 RL的值要根據(jù) OC門和 LED的正常工作電流來選擇。AB FEN符號低電平起作用高電平起作用EN0EN=1EN=功能表1EN=0EN=amp。 TTL電路使用常識1. TTL產(chǎn)品系列 1) 74系列 — 標(biāo)準的 TTL系列， PCC=10mW， tpd=9ns。 5) 74LS系列 — 低功耗肖特基系列 ， PCC=2mW， tpd=9ns。 AB amp。三極管的三種工作狀態(tài)，及其特點。與非門的四個電流參數(shù) IIL、 IIH 、 IOL、 IOH 。AB FEN ENamp。 N溝道 耗盡型 MOS管 當(dāng) UGS =0時就有導(dǎo)電溝道，當(dāng) UGS超負到一定程度時（夾斷電壓）導(dǎo)電溝道消失。 由于其性能優(yōu)越，應(yīng)用領(lǐng)域十分廣闊UCCSTPDTNA Fui=0截止導(dǎo)通u０ =“１ ”工作原理：UCCSTPDTNA Fui=１導(dǎo)通截止u０ =“０ ”工作原理：UCCSTPDTNA F2. CMOS與非門 CMOS與非門A B F0 00 11 01 1 1110 TN2 TP2 ● ●AVDDB ● ● F TP1 ● TN1 ● ● ● ● TN2 TP2 TP1 TN1 ● ● ● ●A CMOS或非門VDDB ● ● F3． CMOS或非門A B F0 00 11 01 1 10004. CMOS三態(tài)門 高電平 低電平 高阻抗CMOS三態(tài)門電路及邏輯符號11截止0 截止高阻抗 ●VDD ● 〇 ● ● ● TP1TN2FATP2TN1 EN（ a） 1 〇 〇F ENA ENCMOS三態(tài)門電路及邏輯符號 ●VDD ● 〇 ● ● ● TP1TN2FATP2TN1 EN00導(dǎo)通1 導(dǎo)通F=A5． CMOS傳輸門 CMOS傳輸門及其邏輯符號 vO/ vi vi/vO CC TG 〇vO/ viC ● ●TNTP VDD vi/vO C CMOS電路使用注意事項 2. 在組裝調(diào)試電路時，烙鐵、測量儀表、工作臺面等應(yīng)良好接地。1．未用輸入端的處理。硬連接 編程連接 斷開 PLD的三種連線形式?2. PLD電路的表示法（ 1） PLD連線方式 (2) PLD輸入與輸出電路 1） 輸入緩沖器A A A ○2 ）三態(tài)緩沖輸出器 ○ENABCO I當(dāng) EN=1： O=A當(dāng) EN=0： B=I=ICABF=AB A B C?2 ） PLD或門表示法FAC A B CF? F=A+C C(3) PLD邏輯門表示法 1） PLD與門表示法 例 1 試寫出如圖所示電路輸出端 F的邏輯表達式。ISP在系統(tǒng)編程器件，直接在系統(tǒng)線路板上進行。 I2?I1?I0?O0O1O2 (3) 可編程陣列邏輯 PAL(Programmable Array Logic)電路PAL的陣列結(jié)構(gòu) I2?I1?I0?O0O1O2 ??? ??? ?? 同樣用 PAL電路實現(xiàn) ， ，化簡后得： ,編程后的邏輯圖如圖所示。 “ 定義輸入引腳， PIN是關(guān)鍵字， A， B 為變量名，4， 5為引腳號 P,Q PIN 6,7 。 “ 實現(xiàn) P=AB，其中 amp。 “ 實現(xiàn) BAR= ，其中 ！ 表示邏輯非 S=Aamp。 .X. 為任意項 [0,1] [.X.,.X.,.X.,.X.]
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1