【正文】 研究背景與意義現(xiàn)代電子產(chǎn)品正在以前所未有的革新速度向著功能多樣化、體積最小化、功耗最低化迅速發(fā)展。IP核也就是知識產(chǎn)權(quán)核在EDA技術(shù)開發(fā)中具有十分重要的地位。 單片機自20世紀70年代出現(xiàn)以來，被廣泛地應(yīng)用于科研、生產(chǎn)、生活及其他各個領(lǐng)域。由于MCS51單片機本身具有較強的接口能力，有時為了構(gòu)成功能更強、規(guī)模更大的應(yīng)用系統(tǒng)，就需要進行I／O口線接口電路的擴展設(shè)計。在第二章對EDA技術(shù)進行了概述，包括EDA技術(shù)的概念和特點、設(shè)計方法，設(shè)計語言、實現(xiàn)載體、IP核的概念以及設(shè)計工具等。在第四章中對本文所做工作進行了總結(jié)與展望。而且從電子工程師的開發(fā)需求出發(fā)，他們更愿意自己設(shè)計專用集成電路ASIC芯片，同時也希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且能立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件。下面先簡單介紹一下EDA技術(shù)。EDA技術(shù)的特點有：1．用軟件的方式設(shè)計硬件：2．軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的；3．采用自頂向下的設(shè)計方法；4．設(shè)計過程中可用有關(guān)軟件進行各種仿真；5．系統(tǒng)可現(xiàn)場編程，在線升級；6．整個系統(tǒng)可集成在一塊芯片上，體積小、功耗低、可靠性高。這樣的設(shè)計方法被稱為高層次的電子設(shè)計方法，也稱為系統(tǒng)級的設(shè)計。詳細步驟如下：1．按照“自頂向下”的設(shè)計方法進行系統(tǒng)劃分。3．將以上的設(shè)計輸入編譯成標準的HDL文件。5．利用適配器將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。根據(jù)適配后的仿真模型，可以進行適配后的時序仿真，因為已經(jīng)得到器件的實際硬件特性(如延時特性)，所以仿真結(jié)果能比較精確地預(yù)測未來芯片的實際性能。 硬件描述語言硬件描述語言是用文本形式來描述數(shù)字電路的內(nèi)部結(jié)構(gòu)和信號連接關(guān)系的一類語言，類似于一般的計算機高級語言的語言形式和結(jié)構(gòu)形式。同時，VHDL具有與具體硬件電路無關(guān)和與設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化、結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應(yīng)用潛力。同以往的PAL，GAL等相比較，F(xiàn)PGA／CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片。當代FPGA／CPLD有以下特點；1．規(guī)模越來越大。3．FPGA／CPLD一般可以反復(fù)地編程、擦除。在某些場合下，根據(jù)要求選用防止反向技術(shù)CFPG/CPLD，能很好地保護系統(tǒng)的安全性和設(shè)計者的知識產(chǎn)權(quán)。 IP核IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思，在EDA技術(shù)和開發(fā)中具有十分重要的地位。設(shè)計電子系統(tǒng)時，用戶需要知道IP模塊的功能和技術(shù)性能，通過把不同的IP模塊鑲嵌在一個硅片上，形成完整的應(yīng)用系統(tǒng)。軟IP通常是以硬件描述語言HDL源文件的形式出現(xiàn)，應(yīng)用開發(fā)過程與普通的HDL設(shè)計也十分相似，只是所需的開發(fā)軟硬件環(huán)境比較昂貴。電子設(shè)計領(lǐng)域的4綜合”即：將用行為和功能層次表達的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實現(xiàn)的模塊組合裝配而成的過程。隨著設(shè)計深度的提高，后續(xù)工序所需要做的事情就越少，當然，靈活性也就越小。從國外的IP核設(shè)計和使用情況看，IP核在ASIC和現(xiàn)場可編程門陣列(FPGA)中使用較多。Altera的Quartus II提供了完整的多平臺設(shè)計環(huán)境，能滿足各種特定設(shè)計的需要，也是單芯片可編程系統(tǒng)(SOPC)設(shè)計的綜合性環(huán)境和SOPC開發(fā)的基本設(shè)計工具，并為Altera DSP開發(fā)包進行系統(tǒng)模型設(shè)計提供了集成綜合環(huán)境。還可以通過選擇Compiler Tool(Tools菜單)，在Compiler Tool窗口中運行該模塊來啟動編譯器模塊。在設(shè)計輸入之后，Quartus II的編譯器將給出設(shè)計輸入的錯誤報告。3 MCS51 IP核的設(shè)計與實現(xiàn) MCS一51系列單片機是繼MCS48系列之后推出的8位高檔單片機。本章就是以8051為器件原型，具體分析它的結(jié)構(gòu)與工作原理，然后利用VHDL語言設(shè)計以8051為內(nèi)核的IP軟核，并在Quartus II 。2．存儲器程序存儲器(ROM)：用于存放用戶程序，原始數(shù)據(jù)或表格。所有4個端口都是雙向口，每個端口都包含一個鎖存囂，一個輸出驅(qū)動器和輸入緩沖器。通過設(shè)置控制寄存器TMOD來決定定時／計數(shù)器如何工作。指令周期是以機器周期為單位的。在每個機器周期，ALE信號兩次有效，一次發(fā)生在S1P2到S2PI期間，一次發(fā)生在S4P2到S6PI期間。 指令系統(tǒng)MCS51指令系統(tǒng)是一種筒明、易掌握、功能強的指令系統(tǒng)，共有111條指令，其中單字節(jié)指令49條，雙字節(jié)指令45條，三字節(jié)指令17條。算術(shù)運算類指令(24)與邏輯運算類指令(24)，實現(xiàn)加、減、乘、除、與、或、取反、異或、二到十進制數(shù)據(jù)轉(zhuǎn)換的操作。返回和中斷返回指令RET，RETl指令涉及堆棧指針SP的操作。整個系統(tǒng)都是在單一工作時鐘的協(xié)調(diào)下工作的。4，通過附加特殊功能寄存器，使定時／計數(shù)器和串行接口單元可選。(DA)?？紤]到設(shè)計的復(fù)雜性，本設(shè)計中沒有復(fù)用的I/O端口。原始的微控制器設(shè)計只提供2個定時，計數(shù)單元，1個串行接口和兩個外部中斷源．而本設(shè)計會提供更多的這些資源，它可以產(chǎn)生256個這種單元，只需稍微修改一下VHDL中的常量值。 算術(shù)邏輯模塊ALU的設(shè)計與實現(xiàn)算術(shù)邏輯運算模塊的主要功能就是對數(shù)據(jù)進行處理與加工，即對數(shù)據(jù)進行數(shù)值運算或非數(shù)值運算，主要包括加、減、乘、除等算術(shù)運算及與、或、非、異或、移位、比較等邏輯運算。我們將乘、除法單元各自獨立出來來完成算術(shù)邏輯指令中的乘、除法運算?？梢钥吹?，仿真的結(jié)果準確無誤，因此，證明了我們所設(shè)計的ALU是完全符合要求的。其中，control_fsm模塊主要實現(xiàn)中斷的響應(yīng)及指令的譯碼并產(chǎn)生各指令的微操作碼，主要設(shè)計方法是通過有限狀態(tài)機的設(shè)計來實現(xiàn)相應(yīng)的功能；而control_mem模塊主要完成由control_fsm模塊產(chǎn)生的微操作信號的具體操作過程控制RAM存儲器的讀寫地址及數(shù)據(jù)傳輸、PC寄存器的賦值、串口與定時器的中斷信號處理，中斷的查詢、SFR的讀寫等功能。需要說明的是，這個狀態(tài)機在接收到來自control_fsm模塊的有關(guān)中斷源有變化的信號時，它會優(yōu)先發(fā)出控制指令，指示control_fsm模塊改變指令指針的值，進入中斷。 因為control_mem模塊是狀態(tài)機的主控時序模塊，所以，此模塊是同時采用時序邏輯描述和組合邏輯插述來實現(xiàn)的。特殊功能寄存器TMOD控制定時，計數(shù)器的工作模式，TCON控制定時/計數(shù)器的啟動運行并記錄TO、T1的溢出標志。其中方式O2對TO和T1都是一樣的，而方式3對兩者是不同的。選擇計數(shù)器工作模式時，計數(shù)脈沖來自相應(yīng)的外部輸入引腳T0或Tl。由于確認一次下跳沿要花2個機器周期，即24個振蕩周期，因此外部輸入的計數(shù)脈沖的最高頻率為振蕩頻率的1／24。MCS51單片機內(nèi)部有一個全雙工串行接口。串口的控制是通過控制寄存器SCON和PCON來實現(xiàn)的。當狀態(tài)0向狀態(tài)1轉(zhuǎn)換時，將要發(fā)送的8位數(shù)據(jù)的最低位輸出到rxd _0，這一數(shù)據(jù)的電平一直維持到狀態(tài)l向狀態(tài)2轉(zhuǎn)換，這時開始輸出第二位數(shù)據(jù)。針對FPGA的可重構(gòu)性及軟核的可修改性特點，這里提出對MCS51單片機IP核進行擴展的設(shè)想。4 結(jié)論EDA技術(shù)作為現(xiàn)代電子設(shè)計技術(shù)的核心，近年來有了飛速的發(fā)展。本文的主要研究內(nèi)容可總結(jié)為以下幾個方面：1．對EDA技術(shù)進行了系統(tǒng)的學(xué)習(xí)、研究與總結(jié)，特別是對其構(gòu)成要素、設(shè)計方法進行了較深入的學(xué)習(xí)，在此基礎(chǔ)上，廣泛了解其應(yīng)用，為深入進行各計算機接口控制器和MCS51單片機球核的研究與設(shè)計打下基礎(chǔ)。可通過將稍加修改后的各接口控制器的IP軟核替換MCS一51 IP軟核中的類似功能的單元，組成功能更強大的單片機；通過將各接口控制器的IP軟核與MCS51軟核進行接口，形成可擴展的多功能單片機口核。2．學(xué)習(xí)編寫測試臺程序，運用更專業(yè)的仿真工具進行更精確的仿真。首先，感謝我的畢業(yè)指導(dǎo)老師王林麗老師，本論文是在王老師的精心指導(dǎo)下完成的，從課題的選擇到最終完成，王老師都給予了我很大的支持與幫助。感謝給予我?guī)椭乃欣蠋煛⑼瑢W(xué)、朋友，沒有你們大家的支持與關(guān)心，我就不會順利完成論文，你們對我的關(guān)懷與幫助我將永記在心。牟澄字．可編程中斷控制囂的IP設(shè)計[J]．小型微型計算機系統(tǒng)，2000(9)：1006—1008[13] 張松，董玲，于宗光，