【正文】 方法對天線特性進行設置 從而達到覆蓋天線的所有工作頻段【５１。數(shù)字下變頻技術是Ａ／Ｄ后首先要完成的工作，包 括數(shù)字下變頻、濾波和二次采樣，運算量大是最難完成的部分。開發(fā)各種標準的信令模塊，研究通用的信令框架，實 現(xiàn)軟件無線電系統(tǒng)在無線接入時的標準化【６】。ＧＰＳ接收機主要由 ２ 武漢理工大學碩士學位論文 四部分組成：天線、射頻前端、基帶處理和導航解算部分１２】【引。 對于整個系統(tǒng)，下面分模塊來看目前國內外的發(fā)展現(xiàn)狀和存在問題，具體如下： （１）射頻前端的數(shù)字中頻結構 衛(wèi)星通信系統(tǒng)的數(shù)字化接口采用數(shù)字中頻結構，對信號進行寬帶數(shù)字化處 理，實現(xiàn)射頻信號的中頻處理，在一定程度上簡化了接收機前端電路設計，并 且對后續(xù)的數(shù)字化處理，具有更好的信號帶寬適應性以及可擴展性，相對于傳 統(tǒng)的模擬中頻方法，是一種優(yōu)化的設計方案。目前常用的是匹配濾波器法和基于ＦＦＴ的相關法。對于偽碼跟蹤過程一般采用延遲 鎖定環(huán)（Ｄｅｌａｙ Ｌｏｃｋ Ｌｏｏｐ，ＤＬＬ）來完成，對于載波跟蹤，一般常采用經(jīng)典的Ｃｏｓｔａｓ 鎖相環(huán)。 （４）偽距定位 在軟件接收機中，如果是對采集數(shù)據(jù)進行事后處理，則沒有本地參考時間， 即無本地守時電路，要完成偽距計算，可以利用每個衛(wèi)星的相同子幀到達接收 機天線的時延差來計算，這樣ＧＰＳ軟件接收機的定位原理和普通接收機仍是一 致的。具體內容如下： 本文結構組織如下： 第１章，緒論，概述課題的研究背景和意義。 第３章，軟件接收機總體設計和方法，介紹該課題所設計系統(tǒng)的整體架構、 硬件平臺的選取、軟件開發(fā)平臺和軟件開發(fā)的總流程。 ４ 武漢理工大學碩士學位論文 第２章ＧＰＳ系統(tǒng)基本原理和關鍵技術 ２．１ ＧＰＳ系統(tǒng)概述 （１）空間部分，截止到２００８年２ 全球定位系統(tǒng)（ＧＰＳ）主要由三部分構成： 月２９日，目前有效工作的ＧＰＳ衛(wèi)星的個數(shù)是３２顆，接收和存儲地面監(jiān)控站 發(fā)來的導航數(shù)據(jù)，并向用戶連續(xù)不斷地發(fā)送衛(wèi)星信號；（２）地面控制部分，由主 控站、地面天線、監(jiān)測站和通訊輔助系統(tǒng)組成；（３）用戶設備部分，即ＧＰＳ信 號接收機和定位解算設備【ｌ到。根據(jù)導 航電文，可進行解算，由于衛(wèi)星的時鐘與接收機時鐘之間的誤差，實際上有４ 個未知數(shù)，觀測點的位置（ｘ，Ｙ，ｚ）和鐘差，因而需要引入第４顆衛(wèi)星，形成４個 方程式進行求解【ｌ引。 ２．２ ＧＰＳ衛(wèi)星信號 ＧＰＳ衛(wèi)星信號由載波信號（Ｌ１和Ｌ２）、測距碼（Ｃ／Ａ碼和Ｐ碼）和導航電文（Ｄ 碼，又稱為數(shù)據(jù)碼或基帶信號）三部分組成【１４】。Ｐ碼為 軍用碼，Ｃ／Ａ碼為一般的民用碼。以一個３級的反饋移位寄存器為例，如圖２．３所示： 圖２．３ ３級的反饋移位寄存器 則一共有８種碼型，其運行周期表如表２．１所示： 表２．１ ３級的反饋移位寄存器運行周期表 各級狀態(tài) 模２加反饋 末級輸出的二進制數(shù) 狀態(tài)編號 ① １ ２ ３ ４ ５ ６ ７ ８ ｌ Ｏ ０ １ Ｏ １ １ ｌ ② １ １ Ｏ ０ １ ０ ｌ １ ③ １ １ １ Ｏ Ｏ ｌ ０ １ ②＋③－＞① ０ ０ ｌ ０ １ １ １ ０ １ １ １ Ｏ Ｏ １ Ｏ １ Ｃ／Ａ碼碼率１． ０２３ＭＨｚ， 碼長Ｎ＝２１０＿１， 即１０２３， 周期為 １０２３／（１．０２３＂１０６）＝１ｍｓ，碼寬為ｌｍｓ／１０２３＝０．９７８微秒，則定位精度為３１ ０８ Ｘ ０．９７８微秒＝２９３ｍ。導航電文的每個子幀的第一個碼都是 遙測碼，作為捕獲導航電文的前導，也稱為同步碼，具體碼位為：１０００１００，同 步信號為各子幀提供了一個同步起點，使用戶便于解釋電文數(shù)據(jù)【１４】。 簡單的說，ＧＰＳ信號就是用Ｄ碼調制一個偽隨機噪聲碼，然后再相位調制 到Ｌ１和Ｌ２載波上，最后衛(wèi)星向地面發(fā)送這種已調波Ｌｌ和Ｌ２。 ２．４ ＧＰＳ基帶信號處理 ＧＰＳ基帶信號處理是所處理的對象是ＧＰＳ數(shù)字中頻信號。 。通過本地載波和本地偽碼產(chǎn)生簡要描 述了一顆衛(wèi)星信號的解擴解調過程㈣。由于巨大的數(shù)據(jù)處理量，捕獲時間變得很長， 根據(jù)相關運算，可以將串行捕獲轉化為并行捕獲，其具體過程如下所示： ｘ（療）和ｃ（終）之間的相關運算表示為： ．Ｎ。１（露） Ｘ－１（后）表示離散傅立葉變換的反變換。ＩＯＫＨｚ（高動態(tài)）或＋５Ｋｎｚｄ氐動態(tài)）頻偏）。 ２．４．２信號的跟蹤 捕獲到衛(wèi)星信號后，即可利用碼跟蹤環(huán)和載波跟蹤環(huán)對信號進行跟蹤，實 現(xiàn)接收機本地復現(xiàn)信號和輸入信號的準確同步。本文采用６個相關器的非相干 ＤＬＬ設計，即超前滯后能量差鑒相器，其結構框圖如圖２－９所示： 輸入信號 ． 訇Ｉ蒜灌霧＝文 一 口 零 群翮氮 妒 地Ｔ上Ｉ碼Ｔ●下專 √ 碼環(huán)鑒相器 偽一Ｐ一 發(fā)～Ｌ叫 、 螺態(tài) 累加積分 ＮＣ０ 圖２－９ ＤＬＬ結構框圖 該ＤＬＬ雖然計算量偏大，但偏移量大于177。１１２碼片間距，Ｄ值處于（．０．５，Ｏ．５） 中無需調整碼相位，否之進行調整，當碼相位跟蹤上后，Ｄ輸出即為導航電文。圖２．１０給出了科斯塔斯環(huán)的內部結構框圖： １３ 武漢理工大學碩士學位論文 圖２．１０科斯塔斯環(huán)內部結構 科斯塔斯環(huán)包含兩個本地信號，一個是同相載波信號，另一個是正交的載 波信號，假設本地產(chǎn)生了同頻同相的載波，則Ｉ、Ｑ支路輸出的表達式分別為： Ｄｒ（ｎ）ｃｏｓ（ｃｏ，Ｆｎ）ｃｏｓ（ｃｏ伊胛＋≯）＝寺Ｄ２（聆）ｃｏｓ（矽）＋去Ｄ‘（刀）ｃｏｓ（２ｃｏｌｐｎ＋≯）（２—１７） 二二 Ｄｒ（ｎ）ｃｏｓ（ｃｏ腰ｎ）ｓｉｎ（ｃｏ厲療＋矽）＝去Ｄ‘（刀）ｓｉＩｌ（矽）＋去Ｄ‘（ｎ）ｓｉｎ（２緲ｉｐｎ＋≯） 二 （２—１８） 二 其中矽為輸入信號載波相位與本地載波相位之間的相位差。 數(shù)字濾波器和壓控振蕩器傳遞函數(shù)分別為： １４ 武漢理工大學碩士學位論文 弛）＝墜咎車 （２－２１） 酢）＝篙 圖２．１１表示的整個傳輸函數(shù)可以表示為： （２—２２） ！墜魚芻177。憶為環(huán)路增益，ｆ為衰減因子，魄為自然振蕩頻率，Ｚ為抽樣時 間。導航電文的碼率為５０ｂｐｓ，而累加積分的時間可知輸 出電文的碼率為１０００ｂｐｓ，那么跟蹤環(huán)輸出的電文必須從１０００ｂｐｓ轉換為５０ｂｐ ｓ， 那么每２０個連續(xù)的值將轉換為１個值，這個轉換過程將其稱為位同步。 ２．４．４偽距的計算 關于ＧＰＳ接收機偽距的計算，傳統(tǒng)的ＡＳＩＣ的實現(xiàn)方式一般是采用ＮＣＯ 累計碼片或半碼片數(shù)的方式，該方式給電路實現(xiàn)增加了負擔，而且必須解調出 電文中的周內秒計數(shù)才能聯(lián)合求算偽距。 １６ 武漢理工大學碩士學位論文 第３章ＧＰＳ軟件接收機的總體設計和開發(fā)流程 在第２章中，我們提到了通用ＧＰＳ接收機的典型架構，并按模塊介紹并驗 證了各模塊的關鍵技術，在此基礎上，本章將重點討論基于射頻前端而設計的 軟件接收機。除了ＧＰＳ中頻信 號數(shù)據(jù)采集需要實現(xiàn)Ａ／Ｄ轉換之間與ＤＳＰ處理器之間的通信外，整個軟件接收 機的基帶信號處理、導航電文的提取和偽距的計算都是通過ＧＰＳ信號本身的信 息以及相關算法以軟件編程的方法得以實現(xiàn)的。于是根據(jù)采 樣需求，項目中采用的ＡＤＳ９３０Ｅ ８ｂｉｔｓ高速Ａ／Ｄ芯片完成數(shù)據(jù)的采樣，Ａ／Ｄ 芯 片的Ｄ８（ＭＳＢ）腳信號反應的是信號的極性（１表示正極性，０表示負極性），那么 該芯片即可作為ｌｂｉｔ高速Ａ／Ｄ使用，采用ｌｂｉｔ將比８ｂｉｔ信號信噪比降低３ｄＢ， 但其簡化了基帶處理的復雜度，權衡考慮采用ｌｂｉｔ數(shù)據(jù)進行采樣量化。 為了保證ＧＰＳ軟件接收機的實時性，運算速度是選擇處理器所要考慮的重 要因素；另外由于處理的數(shù)據(jù)量比較大，數(shù)據(jù)的輸入和輸出的處理機制也是需 要考慮的；最后在滿足以上兩點要求之下，減少軟件無線電系統(tǒng)的硬件成本， 也是本次研究的主要目的之一。ＭｃＢＳ Ｐｌ 串口和ｕＴｏＰｎ接口復用，ＭｃＢＳＰ２串口和ＰＣＩ的ＥＥＰＲＯＭ接口復 用。可采 用單一的＋ＳＶ電源供電或標準的微機電源供電口”。配置可以是軟件仿真（Ｓｉｍｕｌａｔｉｏｎ）也可是硬件仿真（Ｅｍｕｌａｔｉｏｎ）。為ＣＣＳ配置好好相應的驅動后，ＣＣＳ就可進行系統(tǒng)開發(fā)了。根據(jù)軟件接收機設計 的應用要求，具體開發(fā)流程可總結為如下過程： 第一步：根據(jù)應用需求和硬件存儲空間大小，分配數(shù)據(jù)存儲空間； 第二步：Ｃ語言算法實現(xiàn)； 第三步：根據(jù)硬件處理平臺特點通過編程技巧進行Ｃ語言算法優(yōu)化，如減 少浮點運算、盡量進行并行處理、使用軟件流水線等； 第四步：經(jīng)測試在不滿足系統(tǒng)實時性要求下進行線性匯編并進行優(yōu)化； 第五步：利用ＣＣＳ自帶的優(yōu)化選項優(yōu)化程序； 第六步：將程序代碼燒制開發(fā)板的ＦＬＡＳＨ中。由于要進行大量的數(shù)據(jù)處理，在ｊ芏序設 計前就必須對存儲空間進行管理，經(jīng)常用到的變量定義為全局變量，并分配相 應的空間，對于用完但是已不需再用的空間可進行重復利用。 導航信息提取模塊：對跟蹤環(huán)輸出的導航電文信息進行同步校驗，并根據(jù) 解擴出的電文實現(xiàn)偽距的計算。．Ｊ。一Ｉ饉０００！Ａ 丑上。０ 一一一。：。 Ｃ６４ｘ ＣＰＵ使用２級的緩存結構，大大提高了程序性能，當片內存儲空間不 夠時，才會考慮外擴存儲空間，ＣＰＵ訪問一級緩存可以無需任何延遲，Ｃ６４ｘ ＣＰＵ 和一級緩存的時鐘頻率都為６００ Ｍ；Ｌ２是Ｃ６４ｘ的片內內存，大小為１Ｍ，其時 鐘頻率相比于一級緩存的時鐘頻率減半，而外部存儲器時鐘頻率是１００Ｍ－１３３Ｍ， 因此要盡量避免ＣＰＵ訪問外部內存【３０ｌ。 Ｆ ４．１．２鏈接器配置文件（ＣＭＤ命令文件） 以上是根據(jù)系統(tǒng)需求，在已有的硬件平臺上考慮的數(shù)據(jù)存儲空間的大小問 題，另外基于ＣＣＳ的ＤＳＰ開發(fā)時代碼和數(shù)據(jù)的存儲空間可利用鏈接器配置文 件來進行配置的，稱為ＣＭＤ命令文件，其中比較關鍵的就是ＭＥＭＯＲＹ和 ＳＥＣＴＩＯＮＳ兩個偽指令的使用。 本系統(tǒng)的ＣＭＤ文件如下所示： ＭＥＭ０１ｗ ｛ Ｌｌ： Ｌ２： Ｏ＝Ｏｈ Ｏ＝０００００ ４００ｈ Ｏ＝８００００ ０００ｈ ｌ＝０ｘ４００ ｌ＝００１００ ０００ｈ ｌ＝０２００００００ ０００ｈ 蘆ａｌｌ 產(chǎn)ａｌｌ ＳＲＡＭ ＳＤＲＡ Ｍ ＋／ ?／ ＳＤＲＡＭ： ） ＳＥＣＴｌ０ＮＳ ｛ ．ｂｏｏｔ—ｌｏａｄ＞Ｌ１ ．ｃｉｎｉｔ ．ｔｅｘｔ ＞ Ｌ ２ ＞ Ｌ ２ ＞ Ｌ ２ ＞Ｌ２ ．ｓｔａｃｋ ．ｂｓｓ ２４ 武漢理工大學碩士學位論文 ＞ ＞ ．ｃｏｎｓｔ Ｌ２ Ｌ２ Ｌ２ Ｌ２ Ｌ２ Ｌ２ Ｌ２ ．ｄａｔａ ．ｆａｒ ．ｓｗｉｔｃｈ ＞ ＞ ＞ ．ｓｙｓｍｅｍ ．ｔａｂｌｅｓ ．ＣｌＯ ＞ ＞ ＞ ．ｏＩｊＦ ｒａｍ ＳＤＲＡＭ ） Ｌ１對應的是上節(jié)所提到的一級緩存，大小為１０２４個字節(jié)，Ｌ２為靜態(tài)存儲區(qū)， 從０００００４００ｈ地址開始，長度為３２７６８個字節(jié)，在ＳＥＣＴＩＯＮＳ的偽指令中．ｏｆｆｒａ ｍ 的設置就可對對外接ＳＤＲＡＭ的進行操作了，其起始地址為８０００００００ｈ，長度 為２５６Ｍ。 在第２章ＧＰＳ信號中對于詳述了Ｃ／Ａ碼的產(chǎn)生原理，對于Ｃ／Ａ碼的Ｇ１碼， 在軟件編程中，就是通過將十級反饋寄存器的第３級和第１０級模２反饋到第一 級，為減少硬件電路，十級反饋移位寄存器在時鐘脈沖的作用下向右移位即可 通過數(shù)組的１０２３次循環(huán)移位來實現(xiàn)，為了編程方便，在Ｃ／Ａ碼產(chǎn)生模塊的模２ 加運算也可用乘法運算來表示，但各級狀態(tài)需重新編碼表示，即（１＋１＝０，１＋０＝１， ０＋０＝０對應．１≯１＝１，．１?１＝．１，１?１＝１），故可用．１表示１，ｌ表示０，模２運算用乘法 取代。圖４－４為在ＣＣＳ環(huán)境下產(chǎn)生的本地載波： 圖４＿４本地產(chǎn)生載波 由于ＴＭＳ３２０Ｃ６４１６ＤＳＰ芯片是高速定點芯片，通過調用庫函數(shù)產(chǎn)生如上的 正余弦函數(shù)會影響整體程序性能和運算，本文采用的手段是將浮點轉換為定點 武漢理工大學碩士學位論文 運算，并減少庫函數(shù)的調用，在后面章節(jié)將予以介紹如何產(chǎn)生正余弦的函數(shù)。ＦＦＴ是離散傅立葉變換（Ｄｉｓｃｒｅｔｅ 快速算法， 于實際 變?yōu)楝F(xiàn)實【３４】。 Ｃ６４ｘＤＳＰＬＩＢ提供了八種ＦＦＴ的函數(shù)都是基于定點數(shù)的運算，在調用函數(shù) 時，需將浮點數(shù)轉換為定點數(shù)且滿足調用函數(shù)的精度要求，一般使用Ｑ．ｆｏｒｍａｔ 的格式表示，Ｑ越大表示數(shù)值范圍越小而精度越高；Ｑ越小表示數(shù)值范圍越大 而精度就越低。函數(shù)ｖｏｉｄ ＤＳＰ＿ｆｆｔ３２ｘ３２（ｃｏｎｓｔ ｉｎｔ簟 武漢理工大學碩士學位論文 ｒｅｓｔｒｉｃｔ ｗ，ｉｎｔ ｆｉＸ，．ｉｎｔ｝ｒｅｓｔｒｉｃｔ ｘ，ｉｎｔ｝ｒｅｓｔｒｉｃｔ ｙ）蝶形因子Ｗ、輸入和輸出數(shù)據(jù)格式 為３２－ｂ“， 缸型數(shù)據(jù)，ｎｘ為１６—３２７６８之間且必須為２的冪的形式，其中蝶形 因子Ｗ，輸入Ｘ，輸出Ｙ實部和虛部應成對出現(xiàn)【３６】