【正文】 較高，指令執(zhí)行速度也較高。應(yīng)用SOC可以使系統(tǒng)電路板變得很簡(jiǎn)潔，起到減小體積、降低功耗、提高可靠性的作用。它在一塊超大規(guī)模集成電路芯片上同時(shí)集成了CPU、ROM、RAM以及TIMER、COUNTER 等部件,具有64KB的尋址能力。IPhone、NOKIA、HTC 等智能手機(jī)中的微處理器，就是由高通和德州儀器授權(quán)生產(chǎn)的ARM處理器。④ PowerPC體系結(jié)構(gòu)：PowerPC是早期Motorola和IBM聯(lián)合為Apple的MAC機(jī)開發(fā)的CPU芯片，PowerPC的體系結(jié)構(gòu)也是RISC，有200多條定長(zhǎng)32位的指令，通常只執(zhí)行一個(gè)單一的操作(比如將內(nèi)存加載到寄存器，或者將寄存器數(shù)據(jù)存儲(chǔ)到內(nèi)存)，同時(shí)支持字節(jié)(8位)、半字(16位)、字(32位)和雙字(64位)數(shù)據(jù)類型?？墒窃谟行?duì)于能耗控制要求不高的領(lǐng)域，如工控電腦產(chǎn)業(yè)中，可以看到許多x86處理器仍然在被使用。實(shí)際上嵌入式處理器確實(shí)需要有很好的穩(wěn)定性，較低的功耗，但這并不表明嵌入式處理器不需要高性能。嵌入式處理器的集成度將不斷提高,越來越多的功能將被集成到處理器當(dāng)中。同時(shí)，嵌入式系統(tǒng)的能耗也必須很低，有的系統(tǒng)需要在一節(jié)電池供電的情況下使用幾個(gè)月，這就對(duì)嵌入式處理器的功耗提出了近乎苛刻的要求，而這些也正是推動(dòng)嵌入式處理器發(fā)展的動(dòng)力。目前，AMD已經(jīng)在通用處理器上實(shí)現(xiàn)了上述功能，而其嵌入式產(chǎn)品APU C系列也開始出現(xiàn)在市場(chǎng)上，并被運(yùn)用在平板電腦等領(lǐng)域，帶來了性能的巨大提升，由此可見嵌入式處理器中CPU和GPU的融合是未來發(fā)展的必然趨勢(shì)[15]。中斷時(shí)，CPU執(zhí)行程序過程中所處的狀態(tài)成為現(xiàn)場(chǎng)。有主機(jī)內(nèi)部產(chǎn)生，或由程序預(yù)先安排的中斷稱為軟中斷。中斷在計(jì)算機(jī)多任務(wù)處理，尤其是即時(shí)系統(tǒng)中尤為有用[10]。由計(jì)算機(jī)硬件異常或故障引起的中斷，也稱為內(nèi)部異常中斷。③ 實(shí)時(shí)時(shí)鐘請(qǐng)求中斷。數(shù)據(jù)通道中斷也稱直接存儲(chǔ)器存取（DMA）操作中斷，如磁盤、磁帶機(jī)或CRT等直接與存儲(chǔ)器交換數(shù)據(jù)所要求的中斷。② 程序中斷，它不是竊用中央處理機(jī)的周期來進(jìn)行中斷處理，而是中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序。② 內(nèi)部中斷，或稱軟件指令中斷，是為了處理程序運(yùn)行過程中發(fā)生的一些意外情況或調(diào)試程序而提供的中斷。當(dāng)中斷處理完后，再恢復(fù)被保留下來的各個(gè)寄存器和標(biāo)志位的狀態(tài)（稱為恢復(fù)現(xiàn)場(chǎng)），恢復(fù)IP和CS值（稱為恢復(fù)斷點(diǎn)），使CPU返回?cái)帱c(diǎn)，繼續(xù)執(zhí)行主程序。③ 高級(jí)中斷源能中斷低級(jí)的中斷處理。在有多個(gè)中斷請(qǐng)求時(shí)，總是響應(yīng)與處理優(yōu)先級(jí)高的設(shè)備的中斷請(qǐng)求。是指多個(gè)中斷源同時(shí)產(chǎn)生中斷信號(hào)時(shí)，中斷仲裁器選擇對(duì)哪個(gè)中斷源優(yōu)先處理的順序。在2個(gè)優(yōu)先級(jí)的情況下，某位為1，則相應(yīng)的中斷源為高優(yōu)先級(jí)；為0，則為低優(yōu)先級(jí)。中斷3服務(wù)程序中斷2服務(wù)程序中斷1服務(wù)程序中斷2服務(wù)程序中斷2服務(wù)程序主程序中斷1請(qǐng)求中斷2請(qǐng)求中斷3請(qǐng)求1m=1mn1+1n+1斷點(diǎn)斷點(diǎn)斷點(diǎn)IRET(中斷返回)IRET(中斷返回)IRET(中斷返回) 中斷程序嵌套示意圖當(dāng)一個(gè)中斷正在執(zhí)行的時(shí)候，如果事先設(shè)置了中斷優(yōu)先級(jí)寄存器IP，那么當(dāng)一個(gè)更高優(yōu)先級(jí)的中斷到來的時(shí)候會(huì)發(fā)生中斷嵌套，如果沒有設(shè)置則不會(huì)發(fā)生任何嵌套；如果有同一個(gè)優(yōu)先級(jí)的中斷觸發(fā)，它并不是在“不斷的申請(qǐng)”，而是將它相應(yīng)的中斷標(biāo)志位置即IE寄存器的某位置位，當(dāng)CPU執(zhí)行完當(dāng)前中斷之后，按照查詢優(yōu)先級(jí)重新去查詢各個(gè)中斷標(biāo)志位，進(jìn)入相應(yīng)中斷[6] 。引入中斷以后，當(dāng)處理器發(fā)出設(shè)備請(qǐng)求后就可以立即返回以處理其他任務(wù)，而當(dāng)設(shè)備完成動(dòng)作后，發(fā)送中斷信號(hào)給處理器，后者就可以再回過頭獲取處理結(jié)果。CPU在啟動(dòng)外設(shè)工作后，就繼續(xù)執(zhí)行主程序，同時(shí)外設(shè)也在工作，當(dāng)外設(shè)把數(shù)據(jù)準(zhǔn)備好之后發(fā)出中斷請(qǐng)求，請(qǐng)求CPU中斷它的程序，執(zhí)行輸入或輸出（中斷處理），處理完成以后，CPU恢復(fù)執(zhí)行主程序，外設(shè)也繼續(xù)工作。當(dāng)計(jì)算機(jī)用于實(shí)時(shí)控制時(shí)，中斷是一個(gè)十分重要的功能。計(jì)算機(jī)在運(yùn)行的過程中，往往會(huì)出現(xiàn)事先預(yù)料不到的情況，或者出現(xiàn)一些故障如電源突跳、存儲(chǔ)出錯(cuò)、運(yùn)算溢出等。中斷系統(tǒng)在故障檢測(cè)、實(shí)時(shí)處理與控制、分時(shí)系統(tǒng)、多級(jí)系統(tǒng)與通信、并行處理、人機(jī)交互中得到廣泛使用和不斷發(fā)展。該微控制器的推出把ARM的MCU路線圖拓展到了超低能耗MCU和SoC應(yīng)用中，如醫(yī)療器械、電子測(cè)量、照明、智能控制、游戲設(shè)置、緊湊型電源、電源和馬達(dá)控制、精密模擬系統(tǒng)和IEEE (ZigBee)及ZWave系統(tǒng)等[13]。為此，業(yè)界出現(xiàn)了很多片上總線標(biāo)準(zhǔn)。CortexM0處理器的硬件實(shí)現(xiàn)包含多個(gè)可配置選項(xiàng)：中斷數(shù)量、WIC、睡眠模式和節(jié)能措施、存儲(chǔ)系統(tǒng)大小端模式、系統(tǒng)滴答時(shí)鐘等,半導(dǎo)體廠商可以根據(jù)應(yīng)用需要選擇合理的配置[14]。③ 激活(Active) 異常正在被處理器服務(wù)，并且服務(wù)尚未結(jié)束。當(dāng)復(fù)位信號(hào)有效時(shí)，無論指令執(zhí)行到什么位置，處理器都停止當(dāng)前的指令。③ HardFault 硬故障是指在正常情況或異常處理時(shí)出現(xiàn)錯(cuò)誤(error)所引起的一種異常，硬故障有固定的優(yōu)先級(jí)1，表明硬故障比任何一個(gè)可以配置優(yōu)先級(jí)的異常的優(yōu)先級(jí)都高。⑥ SysTick 如果處理器實(shí)現(xiàn)系統(tǒng)滴答定時(shí)器，那么SysTick是由系統(tǒng)滴答定時(shí)器計(jì)數(shù)到0時(shí)所產(chǎn)生的一種異常。 不同類型異常的優(yōu)先級(jí)異常編號(hào)IRQ編號(hào)異常類型優(yōu)先級(jí)向量地址激活1Reset3,最高0x00000004異步214NMI20x00000008異步313HardFault10x0000000c同步410保留115SVCall可配置0x0000002c同步1213保留142PendSV可配置0x00000038異步151SysTick0x0000003c異步15保留可配置16及以上0及以上IRQ可配置0x000000040及以上異步為簡(jiǎn)化軟件層，CMSIS僅使用IRQ號(hào)，因此采用負(fù)數(shù)作為異常的編號(hào)，IPSR返回異常編號(hào)。增長(zhǎng)步長(zhǎng)為4。② Faulthandler 故障處理程序處理硬故障。下圖列出了異常向量表中的異常向量的次序。除Reset、HardFault和NMI之外，其余所有異常都能配置其優(yōu)先級(jí)。給IRQ[0]分配一個(gè)較大的優(yōu)先級(jí)數(shù)值，而給IRQ[1]分配一個(gè)較小的優(yōu)先級(jí)數(shù)值，就意味著IRQ[1]比IRQ[0]的優(yōu)先級(jí)高，如果IRQ[1]和IRQ[0]都被觸發(fā)，則IRQ[1]比IRQ[0]先執(zhí)行。如果發(fā)生的異常與正在執(zhí)行的異常具有相同的優(yōu)先級(jí)，則不管其異常號(hào)為多少，正在執(zhí)行的異常都不會(huì)被搶占，而新發(fā)生的異常的狀態(tài)變?yōu)閽炱?。?返回(Return)。③ 尾鏈(Tailchaining)。該機(jī)制加速搶占。⑤ 異常進(jìn)入。當(dāng)一個(gè)異常搶占另一個(gè)異常時(shí)，將出現(xiàn)異常嵌套。SP point here before interruptDecreasingSP+0x00SP+0x04SP+0x08SP+0x0CSP+0x10SP+0x14SP+0x18 SP+0x1CpreviousxPSRAddressPCLRR12R3R2R1SP point here after interuptR0圖 堆棧幀入棧后，堆棧指針指向幀的最低地址，堆棧幀是雙字地址對(duì)齊的。如果在進(jìn)入異常時(shí)沒有發(fā)生更高優(yōu)先級(jí)的異常，則處理器開始執(zhí)行該異常處理，并自動(dòng)把該異常的狀態(tài)由掛起修改為激活。2）執(zhí)行BX指令（任何寄存器均可）。因此，處理器將開始異常返回操作。返回之后使用MSP。0xFFFFFFF1返回Thread模式。故障是異常的一個(gè)子集。3) 在加載或存儲(chǔ)數(shù)據(jù)時(shí)，系統(tǒng)產(chǎn)生總線錯(cuò)誤。6) 執(zhí)行一條未定義的指令。而HardFault異常則能搶占除Reset、NMI或另一個(gè)HardFault異常之外的所有異常[6]。處理器將保持鎖定狀態(tài)直到以下情況之一發(fā)生：1) 處理器被復(fù)位；2) 調(diào)試器中止處理器運(yùn)行；3) 發(fā)生NMI異常，并且當(dāng)前鎖定是處于HardFault異常處理中。一旦壓棧和取指令完成，中斷服務(wù)程序或故障處理程序就開始執(zhí)行。當(dāng)新的更高優(yōu)先級(jí)異常到來時(shí)，處理器打斷當(dāng)前的流程，執(zhí)行更高優(yōu)先級(jí)的異常操作，這樣就發(fā)生了異常嵌套。這樣在處理器狀態(tài)保存完成后，開始執(zhí)行高優(yōu)先級(jí)異常的ISR。尾鏈發(fā)生的2個(gè)條件：異常返回時(shí)產(chǎn)生了新的異常；掛起的異常的優(yōu)先級(jí)比所有被壓棧的異常的優(yōu)先級(jí)都高。返回彈出下一個(gè)寄存器遲來高優(yōu)先級(jí)中斷？尾鏈分支Y設(shè)置LR，尾鏈到新的中斷N彈出最后一個(gè)寄存器？N從向量表中讀取新的PC值Y在PC處填充流水線調(diào)整堆棧，在PC處填充流水線執(zhí)行指令執(zhí)行指令 異常的返回 嵌套向量中斷控制器CortexM0提供中斷控制器，作為異常模式的組成部分，稱之為嵌套向量中斷控制器(NVIC)。當(dāng)中斷發(fā)生時(shí)，NVIC將比較新中斷與當(dāng)前中斷的優(yōu)先級(jí)，如果新中斷優(yōu)先級(jí)高于當(dāng)前中斷，則新中斷將代替當(dāng)前中斷被處理。在ISR結(jié)束時(shí)，NVIC將從棧中恢復(fù)相關(guān)寄存器的值，恢復(fù)正常操作，因此微控制器將花費(fèi)更少的確定的時(shí)間去處理中斷請(qǐng)求。 開關(guān)全局中斷用到的函數(shù)為__enable_irq( )、__disable_irq( )。注意：優(yōu)先級(jí)為0在整個(gè)系統(tǒng)中為第4優(yōu)先級(jí)，排在Reset、NMI 與Hard Fault之后[17]。在定義的向量號(hào)定義向量表中與上一部分說明的異常處理函數(shù)入口相關(guān)的入口序[6]。清使能位可以阻止相關(guān)中斷被再次激活。與NVIC相關(guān)的通用寄存器都可以從內(nèi)存系統(tǒng)控制空間的一塊區(qū)域訪問[9]。寄存器讀取返回當(dāng)前使能狀態(tài)。寄存器讀取返回當(dāng)前使能狀態(tài)。 IRQ0 ~ IRQ31清掛起控制寄存器（NVIC_ICPR）Bits描述[31:0]CLRPEND寫 1 清除相應(yīng)中斷掛起，每位代表從 IRQ0 ~ IRQ31 的中斷號(hào) (向量號(hào)：16~ 47)。 3表示最低優(yōu)先級(jí)[23:22]PRI_[M+2]IRQ[M+2]優(yōu)先級(jí)0表示最高優(yōu)先級(jí)amp。以下兩種模式均可中斷CortexM0，正常模式與測(cè)試模式。 CortexM0中斷的特點(diǎn)CortexM0處理器和NVIC對(duì)所有優(yōu)先級(jí)進(jìn)行劃分和處理，可動(dòng)態(tài)重設(shè)優(yōu)先級(jí)，NVIC結(jié)構(gòu)支持具有四級(jí)優(yōu)先級(jí)的32個(gè)( IRQ[31:0] )離散中斷，所有的異常處理均在Handle模式下進(jìn)行。當(dāng)任何中斷被響應(yīng)時(shí)，中斷服務(wù)程序ISR的起始地址可從內(nèi)存的向量表中取得。在較高優(yōu)先級(jí)中斷到達(dá)之前的中斷尚未進(jìn)入服務(wù)程序的情況下，CortexM0的內(nèi)建機(jī)制可以避免重新入棧，減少中斷延時(shí)和抖動(dòng)。在中斷發(fā)生時(shí)，中斷優(yōu)先級(jí)和上下文保護(hù)均由硬件進(jìn)行處理，避免了處理中斷時(shí)需要編寫匯編代碼，從而可以完全用C語言來編寫中斷處理程序。因此，ARM與Atmel、IAR、Keil、haminary Micro、Micrium、NXP、SEGGER 和ST等諸多芯片和軟件廠商合作，將所有 Cortex芯片廠商產(chǎn)品的軟件接口標(biāo)準(zhǔn)化，制定了CMSIS 標(biāo)準(zhǔn)。其中CMSIS層起著承上啟下的作用：一方面該層對(duì)硬件寄存器層進(jìn)行統(tǒng)一實(shí)現(xiàn)，屏蔽了不同廠商對(duì)CortexM系列微控制器核內(nèi)外設(shè)寄存器的不同定義；另一方面又向上層的操作系統(tǒng)及中間件接口層和應(yīng)用層提供接口，簡(jiǎn)化了應(yīng)用程序開發(fā)難度，使開發(fā)人員能夠在完全透明的情況下進(jìn)行應(yīng)用程序開發(fā)。由于對(duì)特殊寄存器的訪問以內(nèi)聯(lián)方式定義，所以arm針對(duì)不同的編譯器統(tǒng)一用_INLINE來屏蔽差異。③ 設(shè)備外設(shè)訪問層（Device Peripheral Access Layer，簡(jiǎn)稱DPAL)：由芯片廠商負(fù)責(zé)實(shí)現(xiàn)。CMSIS (以NuMiro M051為例)。 雖然CMSIS提供的文件很多，但在應(yīng)用程序中只需包含．h[11]。 編譯器內(nèi)置關(guān)鍵字的差異if defined ( CC_ARM )define ASM asmdefine INLINE inlineelif defined ( ICCARM )define ASM asmdefine INLINE inlineelif defined ( GNUC )define ASM asmdefine INLINE inlineelif defined ( TASKING )define ASM asmdefine INLINE inlineendif這樣，CPAL 中的功能函數(shù)就可以被定義成靜態(tài)內(nèi)聯(lián)類型(static_INLINE)，實(shí)現(xiàn)編譯優(yōu)化。CMSIS對(duì)系統(tǒng)異常處理函數(shù)以及普通的中斷處理函數(shù)名的定義也有所不同。④ 數(shù)據(jù)類型。⑤ 安全機(jī)制。河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 參考文獻(xiàn)5 實(shí)驗(yàn) 控制要求當(dāng)按下KEY0時(shí)：如果按下去KEY0與松開KEY0的時(shí)間差大于200ms的時(shí)間間隔，那么LED3由5次/秒的慢閃變成20次/秒的快閃，并且可重復(fù)；如果按下去KEY0與松開KEY0的時(shí)間差小于20ms，那么將跳出這個(gè)死循環(huán)，LED3將常亮。2011年3月ARM公司發(fā)布最新集成開發(fā)環(huán)境RealView MDK開發(fā)工具中繼承了最新版本的Keil uVision4。以其擁有使用