【正文】 個(gè)因素，并總結(jié)了消除DDS雜散的一些方法。畢業(yè)設(shè)計(jì)基于DDS的可掃頻移相信號(hào)發(fā)生器的設(shè)計(jì)摘 要現(xiàn)代科技的發(fā)展對(duì)信號(hào)源提出了越來越高的要求，要求信號(hào)源的頻帶寬、頻率分辨率高、頻率穩(wěn)定度高、相位噪聲和雜散很低、能程控等。本課題根據(jù)DDS技術(shù)的理論，首先對(duì)DDS頻率合成技術(shù)的原理作了介紹，分析了該合成技術(shù)的時(shí)域與頻域的特點(diǎn)。完成的DDS信號(hào)發(fā)生器具有調(diào)頻、調(diào)相、掃頻和掃速控制功能。 VHDL?，F(xiàn)代電子技術(shù)中常常要求高精確度、高穩(wěn)定度的頻率，但是，晶體振蕩器的頻率單一，不能在很寬的頻率范圍內(nèi)提供大量穩(wěn)定的頻率點(diǎn)，而且高頻晶體振蕩器價(jià)格十分昂貴，生產(chǎn)成本高。頻率合成法可分為直接與間接合成兩大類。2. 頻率穩(wěn)定度頻率穩(wěn)定度指在規(guī)定的時(shí)間間隔內(nèi)，頻率合成器輸出頻率偏離標(biāo)定值的數(shù)值，它分長期、短期和瞬間穩(wěn)定度三種。雜散又稱寄生信號(hào)，分為諧波分量和非諧波分量兩種，主要由頻率合成過程中的非線性失真產(chǎn)生。其合成方法主要可分為兩種類型：相關(guān)合成法和非相關(guān)合成法。 一個(gè)晶振頻率源數(shù)個(gè)輔助頻率取兩個(gè)進(jìn)行比較，取其差頻。 瞬時(shí)頻率穩(wěn)定度很高，寄生調(diào)制小可用于快速數(shù)字通信中。直接頻率合成能夠?qū)崿F(xiàn)快速頻率轉(zhuǎn)換、幾乎任意高的頻率分辨率、低相位噪聲以及很高的輸出頻率。頻率范圍越寬，寄生分量也就越多。10分頻247。如果用一個(gè)可編程分頻器來實(shí)現(xiàn)分頻比N，就很容易按增量fr來改變輸出頻率。多環(huán)路結(jié)構(gòu)是采用兩個(gè)或多個(gè)鎖相環(huán)來實(shí)現(xiàn)頻率合成，其中一個(gè)實(shí)現(xiàn)一個(gè)固定的高頻，其它的變化的頻率輸出則可在低頻下實(shí)現(xiàn)，最后由一個(gè)頻率加法器進(jìn)行合成。其工作原理是：先將已經(jīng)數(shù)字化的正弦波(或三角波、方波)信號(hào)的幅度值數(shù)據(jù)存儲(chǔ)在波形存儲(chǔ)器ROM或RAM中，然后在標(biāo)準(zhǔn)時(shí)鐘的作用下，通過控制電路按照一定的地址關(guān)系從ROM中讀出相應(yīng)的數(shù)據(jù)，進(jìn)行D/A轉(zhuǎn)換，再通過低通的濾波器，濾除D/A轉(zhuǎn)換后的階梯狀的小臺(tái)階和數(shù)字電路產(chǎn)生的毛刺，即可獲得所需的模擬正弦信號(hào)。在基準(zhǔn)時(shí)鐘為100MHz時(shí)，這種優(yōu)良的性能在其它合成方法中是難以達(dá)到的。近年來，隨著中、大規(guī)模集成電路的發(fā)展，國內(nèi)外已推出多種中、大規(guī)模單片集成鎖相頻率合成器，在同一片芯片中集成構(gòu)成了鎖相環(huán)頻率合成器的主要部件，如基準(zhǔn)振蕩器、基準(zhǔn)分頻器、鑒相器及可變程序分頻器等，只需另配兩三塊集成電路和少量外圍元件，便可構(gòu)成一個(gè)完整的各種形式的鎖相環(huán)頻率合成器。DDS是一種全數(shù)字化的頻率合成器，由相位累加器、波形ROM,D /A轉(zhuǎn)換器和低通濾波器構(gòu)成。(4)輸出相位噪聲低，對(duì)參考頻率源的相位噪聲有改善作用。美國AD公司的AD7008,AD 9850等DDS芯片。事物都具有兩面性。為了克服DDS輸出雜散大的缺點(diǎn)，國內(nèi)外學(xué)者對(duì)DDS輸出頻譜特性進(jìn)行了大量研究，HenryT .Ni cholas和HenryS amueli等人用誤差信號(hào)分析法來分析相位截?cái)嗾`差，他們建立了相位截?cái)嗾`差的數(shù)學(xué)模型，利用數(shù)論對(duì)相位截?cái)嗾`差的譜線位置和功率進(jìn)行了較為精確的研究。波形分析法簡單、直接、計(jì)算量大，但借助于計(jì)算機(jī)和FFT技術(shù)這一分析方法還是相當(dāng)方便和有效的。對(duì)1/4周期正弦波數(shù)據(jù)的進(jìn)一步壓縮最早是利用三角函數(shù)的恒等變換，將一個(gè)大容量的ROM分成幾個(gè)小容量ROM數(shù)據(jù)并配合運(yùn)算電路來實(shí)現(xiàn)對(duì)要求正弦數(shù)值的近似。第二種方法是用隨機(jī)抖動(dòng)法提高無雜散動(dòng)態(tài)范圍，由于DDS的周期性，輸出雜散頻譜往往表現(xiàn)為離散頻譜，隨機(jī)抖動(dòng)技術(shù)使離散頻譜線均勻化，從而提高輸出頻譜的無雜散動(dòng)態(tài)范圍。在組合式頻率合成技術(shù)中，DDS+PLL組合式頻率合成器是一種擴(kuò)展DDS頻率的有效方法，它兼顧DDS和PLL兩者的優(yōu)點(diǎn)。 課題的目的與意義頻率合成器主要應(yīng)用在數(shù)字電視、頻率源、通信等領(lǐng)域，僅就數(shù)字電視而言，國內(nèi)市場就十分巨大。另外，超高速分頻器廣泛應(yīng)用于數(shù)字電視、通信、航空航天、遙控遙測以及高速儀器儀表等采用頻率合成技術(shù)的領(lǐng)域。本文旨在熟悉直接數(shù)字頻率合成器的原理與應(yīng)用，學(xué)會(huì)制作的基本流程，熟悉相關(guān)知識(shí)，學(xué)習(xí)利用EDA技術(shù)和FPGA實(shí)現(xiàn)多功能直接數(shù)字頻率合成的信號(hào)發(fā)生器的設(shè)計(jì)。信號(hào)發(fā)生器可以根據(jù)輸出波形的不同，劃分為正弦波信號(hào)發(fā)生器、矩形脈沖信號(hào)發(fā)生器、函數(shù)信號(hào)發(fā)生器和隨機(jī)信號(hào)發(fā)生器等四大類。低頻信號(hào)發(fā)生器：包括音頻（200～20000赫）和視頻（1赫～10兆赫）范圍的正弦波發(fā)生器。一般采用 LC調(diào)諧式振蕩器，頻率可由調(diào)諧電容器的度盤刻度讀出。信號(hào)通常由帶分布參數(shù)諧振腔的超高頻三極管和反射速調(diào)管產(chǎn)生，但有逐漸被微波晶體管、場效應(yīng)管和耿氏二極管等固體器件取代的趨勢。頻率合成式信號(hào)發(fā)生器：這種發(fā)生器的信號(hào)不是由振蕩器直接產(chǎn)生，而是以高穩(wěn)定度石英振蕩器作為標(biāo)準(zhǔn)頻率源，利用頻率合成技術(shù)形成所需之任意頻率的信號(hào)，具有與標(biāo)準(zhǔn)頻率源相同的頻率準(zhǔn)確度和穩(wěn)定度。函數(shù)發(fā)生器：又稱波形發(fā)生器。 脈沖信號(hào)發(fā)生器：產(chǎn)生寬度、幅度和重復(fù)頻率可調(diào)的矩形脈沖的發(fā)生器，可用以測試線性系統(tǒng)的瞬態(tài)響應(yīng)。有的能輸出成對(duì)的主脈沖或分兩路分別輸出不同延遲的主脈沖。例如，用白噪聲作為輸入信號(hào)而測出網(wǎng)絡(luò)的輸出信號(hào)與輸入信號(hào)的互相關(guān)函數(shù)，便可得到這一網(wǎng)絡(luò)的沖激響應(yīng)函數(shù)。二進(jìn)碼信號(hào)還能提供相關(guān)測量中所需的時(shí)間延遲。如果一個(gè)存儲(chǔ)器(這里以ROM為例)有n條地址線，則這個(gè)存儲(chǔ)器的存儲(chǔ)空間為。設(shè)CLK為加于波形數(shù)據(jù)存儲(chǔ)器的時(shí)鐘，該時(shí)鐘的周期為，則其頻率為。模擬波形輸出n位時(shí)鐘二進(jìn)制計(jì)數(shù)器波形數(shù)據(jù)存儲(chǔ)器D/A轉(zhuǎn)換圖 波形發(fā)生器的系統(tǒng)組成圖2. 3是輸出的波形的頻率與時(shí)鐘頻率的關(guān)系圖，其數(shù)學(xué)表達(dá)式是 （2 1）t 一周期的正弦波形與時(shí)鐘周期的關(guān)系知 。如圖2. 4所示的電路是傳統(tǒng)的正弦信號(hào)發(fā)生器結(jié)構(gòu)圖，由四個(gè)部分組成：計(jì)數(shù)器或地址發(fā)生器（這里為方便說明選擇8位）、正弦信號(hào)數(shù)據(jù)ROM（8位地址線，8位數(shù)據(jù)線）含有256個(gè)8位數(shù)據(jù)（一個(gè)周期）、8位D/A時(shí)鐘CLK模擬波形輸出正弦數(shù)據(jù)ROM8位計(jì)數(shù)器(地址發(fā)生器)D/A轉(zhuǎn)換圖2. 4 正弦信號(hào)發(fā)生器結(jié)構(gòu)圖傳統(tǒng)的正弦信號(hào)發(fā)生器的數(shù)學(xué)方法是利用一片ROM和一片DAC，再加上地址發(fā)生計(jì)數(shù)器和寄存器即可。我們可根據(jù)這個(gè)適當(dāng)?shù)恼{(diào)整輸出頻率。則在D/A輸出端所得的正弦波頻率是 （2 3）通常式（2 3）中的n取值在24~32之間， 相位累加器位寬和采樣點(diǎn)關(guān)系可知，相位分辨率至少是1/16777216，也即相當(dāng)于度。DDS的相位累加器由一個(gè)N位長的二進(jìn)制加法器和一個(gè)由時(shí)鐘的采樣的N位寄存器組成，作用是對(duì)頻率控制字線性累加。 DDS的時(shí)域分析設(shè)有一頻率為f的正弦信號(hào)S(t)： （2 4）現(xiàn)以采樣頻率對(duì)該信號(hào)進(jìn)行采樣，得到離散序列為: n=0,1,2........ （2 5）其中，為采樣周期。通過上述變換，不變量P將唯一地確定一個(gè)單頻模擬正弦信號(hào)S(t)： （2 13）該信號(hào)頻率為 （2 14）這也就是直接數(shù)字頻率合成（DDS）合成的過程。把輸出的量化的數(shù)字波形經(jīng)D/A轉(zhuǎn)換，再經(jīng)過低通濾波器就得到頻率為人的余弦信號(hào)。 DDS的頻譜分析根據(jù)上面的討論，D/A轉(zhuǎn)換ROM相位累加器LPF DDS整個(gè)波形產(chǎn)生的工作的原理圖設(shè)相位累加器輸出的相位序列為，則為一周期序列，周期為： （2 16）其中MCD（,P）（maximal mon divisor）表示和P的最大公約數(shù)。S(t)的三角函數(shù)形式的傅立葉級(jí)數(shù)表達(dá)式為: （2 30） 理想情況下DDS輸出頻譜及雜波分量 DDS的雜散消除技術(shù) DDS的雜散分析理想的DDS有三個(gè)條件:( 1)相位累加器的N位輸出都用于ROM尋址，即完全沒有相位舍位。但受體積及成本的限制，要減少ROM的容量，使得ROM 的容量小于。下面就這三種誤差情況分別進(jìn)行敘述。當(dāng)時(shí)，此時(shí) 是幅度為、周期為的連續(xù)三角波的離散采樣序列。那么式（246）（也即是 的傅立葉級(jí)數(shù)）可寫作 （2 48）因此，DDS中D/A轉(zhuǎn)換器輸出信號(hào)的第n根譜線幅值為: （2 49）上式表明，只要求出正弦ROM輸出的正弦序列的DFT，就能得到D/A轉(zhuǎn)換器輸出信號(hào)在0~內(nèi)的譜線幅值。 均勻量化示意圖其中為待量化的正弦信號(hào)，為量化區(qū)間端點(diǎn)值，為量化后信號(hào)輸出值，為模擬信號(hào)抽樣值。有相關(guān)文獻(xiàn)[16]己指出了ROM存儲(chǔ)器有限字長影響輸出相噪的定量表達(dá)式(其中，S指ROM存儲(chǔ)器字長)。特別是當(dāng)DAC非線性作用產(chǎn)生的低次諧波落入輸出頻帶內(nèi)時(shí)，雜散抑制急劇惡化到4050dBc。當(dāng)雜波頻率分量落入輸出頻帶內(nèi)時(shí)，則無法濾除。所以在工程設(shè)計(jì)中，要充分考慮輸出頻帶，避免低次諧波雜散分量落入其中，以此來獲得較好的雜散指標(biāo)。以正弦波為例，它可以僅存儲(chǔ)[0，]象限的幅碼，利用對(duì)稱性恢復(fù)其它象限的幅值。實(shí)際上，只要強(qiáng)制P為奇數(shù)，即能保證其與互質(zhì)。該方案與傳統(tǒng)DDS的不同之處是本方案使用兩片DAC，其中一片延時(shí)，兩片DAC的輸出疊加后經(jīng)過低通濾波輸出合成信號(hào)。有許多人從工藝入手，努力改進(jìn)DDS的制造工藝和電路結(jié)構(gòu)。3 基于DDS的可掃頻移相信號(hào)發(fā)生器設(shè)計(jì) 正弦波信號(hào)發(fā)生器的設(shè)計(jì)首先要對(duì)正弦波進(jìn)行抽樣，生成Quartus II 文件。 int i,j。\nADDRESS_RADIX = DEC。iDEPTHS。 } fprintf(fp,END。DEPTH = 1024。 1: 515。 5: 527。 9: 540。 13: 552。 17: 565。 1018: 493。 1022: 505。利用Quartus II的Mega Wizard PlugIn Manager定制正弦信號(hào)數(shù)據(jù)ROM宏功能模塊。此處設(shè)置PLLunit（所定制的PLL的名稱）的輸入是20MHz(不能低于16MHz)，輸出是75MHz（也可根據(jù)實(shí)際情況修改），選擇內(nèi)部反饋通道的通用模式，locked為鎖相標(biāo)志（可了解是否失鎖，失鎖為“0”）. PLL的元件例化符號(hào) PLLunit的仿真波形 加法器的設(shè)計(jì)設(shè)計(jì)中所應(yīng)用到的是10位加法器ADDER10B和32位加法器ADDER32B。entity ADDER10B is PORT( A : IN STD_LOGIC_VECTOR(9 DOWNTO 0)。ARCHITECTURE one OF ADDER10B IS BEGIN S = A + B。兩者本質(zhì)相同，只是位數(shù)不同，把10位加法器位數(shù)修改即是32位加法器，同理，下面不作對(duì)32位寄存器單獨(dú)列舉。entity REG10B is PORT( CLK0 : IN STD_LOGIC。ARCHITECTURE one OF REG10B IS BEGIN PROCESS(CLK0,REGIN) BEGIN IF CLK039。LAST_VALUE = 39。 END PROCESS。其中，橢圓函數(shù)濾波器在有限實(shí)頻率上的零點(diǎn)和極點(diǎn)在通帶和阻帶上產(chǎn)生相同的紋波，通帶內(nèi)衰減在零值和設(shè)計(jì)最大值之間波動(dòng)，阻帶內(nèi)衰減在無窮大和設(shè)計(jì)最小值之間波動(dòng)。輸出的正弦波為單一頻譜的波形，根據(jù)分析，對(duì)實(shí)際信號(hào)影響大的無用頻譜分布在38 MHz以后，因此可通過低通濾波器進(jìn)行濾波。本設(shè)計(jì)中將濾波器的截止頻率設(shè)為38 MHz，阻帶衰減為60dB，采樣頻率f=100MHz。MATLAB的源程序如下：f=100000000。 %Rs為阻帶最小衰減(dB)；Wp=38000000/fn。[b,a] = ellip(n,Rp,Rs,Wp,39。 %freqz(b,a,512,f)。其中CLKDIV和CLK_DIV為對(duì)時(shí)鐘信號(hào)CLK進(jìn)行6分頻所得到的時(shí)鐘信號(hào)。MULTI8B是8X10的乘法器，為了簡便，采用并置符號(hào)amp。 ：F32B(27..20) 移相信號(hào)發(fā)生器設(shè)計(jì)的核心的電路模型經(jīng)過第二章的理論分析，我們知道，輸出的正弦信號(hào)頻率為，此時(shí)，根據(jù)設(shè)計(jì)為提高相位精度，N=32，取相位累加器輸出的FRE_CON，此控制字輸出，得到的輸出參考信號(hào)頻率是,取相位控制字PWORD作為相位偏移控制字，將其作為一個(gè)十進(jìn)制的高6位，得到的是在基礎(chǔ)上的移相信號(hào)，移動(dòng)的相位是。另外一種是長碼m序列（n=42）。因此，n=5級(jí)移位寄存器的m序列發(fā)生器共有6種結(jié)構(gòu)，也即是能夠產(chǎn)生6種m序列。m序列具有良好的自相關(guān)特性，m序列中不允許出現(xiàn)全“0”狀態(tài)，其游程總數(shù)為。用移位寄存器產(chǎn)生m序列，從結(jié)構(gòu)上又有兩種方式，一種是簡單線性碼序列發(fā)生器(SSRG)，另一種是模塊式碼序列發(fā)生器(MSRG)，參加反饋的各級(jí)輸出經(jīng)多次模二加后把最后結(jié)果送入第一級(jí)。本設(shè)計(jì)采用XOR算法避免了這種情況。EN_ASK是控制ASK的功能使能模塊，當(dāng)EN_ASK=1時(shí)，ASK模塊正常工作，當(dāng)EN_ASK=0時(shí)，ASK不工作。 ASK模塊的例化元件符號(hào) ASK模塊的RTL電路圖 ASK的功能仿真波形（2）DPSK模塊根據(jù)我們通信原理[25]方面相關(guān)的知識(shí)，我們知道PSK系統(tǒng)的抗噪性能優(yōu)于ASK和FSK，而且頻帶利用率較高，在中、高速數(shù)字通信中被廣泛采用。以下是DPSK模塊