北京理工大學(xué)數(shù)電期末試卷(含答案)-預(yù)覽頁
【正文】 1構(gòu)成的邏輯電路如圖T5所示， 當(dāng)輸入，試分別寫出所示電路輸出F的表達(dá)式（要求有分析過程）。圖T1二、（10分） 將下列各式化簡為最簡與或式，方法不限。5．單穩(wěn)態(tài)觸發(fā)器輸出脈沖的頻率取決于 ，輸出脈沖的寬度取決于 。若輸出端不能互連，為什么？ 輸出都呈現(xiàn)低阻抗，如果相連，如果一個門工作在高電平，一個門工作在低電平，會使兩個門內(nèi)部形成過電流而損壞器件67 a） 普通TTL門電路；b）普通CMOS門電路；c）OC門；d）三態(tài)輸出門；e）OD門。班級 學(xué)號 姓名 成績 一、（20分）填空1．在如下門電路中，哪些輸出端能夠直接互連 bcde 。4．A/D轉(zhuǎn)換器一般需要經(jīng)過采樣、保持、 量化 、 編碼 4個過程。= ∑(m1,m2,m6) ，= ∑(m0,m1,m5) 。當(dāng)控制信號M=0時，實(shí)現(xiàn)輸入的兩個四位二進(jìn)制數(shù)相加（Y3Y2Y1Y0=A3A2A1A0+B3B2B1B0）；當(dāng)M=1時，實(shí)現(xiàn)輸入的兩個四位二進(jìn)制數(shù)相減（Y3Y2Y1Y0=A3A2A1A0B3B2B1B0）。1．說明555定時器構(gòu)成電路的名稱，計(jì)算輸出的頻率，并計(jì)算輸出的占空比q。1． 試分析電路接成的是幾進(jìn)制計(jì)數(shù)器，兩片之間是幾進(jìn)制？2． 是同步計(jì)數(shù)器還是異步計(jì)數(shù)器？異步（CP非同一時鐘）3． 輸出與脈沖的頻率比？ 1:164． 畫出第二片74LS161（II）的狀態(tài)轉(zhuǎn)
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1