【正文】 sine wave, etc., input signal is shaped after amplifying measurement ranges from 1Hz to 1MHz. Keywords: Equal Precision。經(jīng)過改裝，可以測量脈沖寬度，做成數(shù)字式脈寬測量儀；可以測量電容做成數(shù)字式電容測量儀；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計(jì)價器等。 在傳統(tǒng)的控制系統(tǒng)中，通常將單片機(jī)作為控制核心并輔以相應(yīng)的元器件構(gòu)成一個整體。然而單片機(jī)的時鐘頻率不高導(dǎo)致測速比較慢，并且在這種設(shè)計(jì)中，由于PCB板的集成度不高，導(dǎo)致PCB板面積大，信號走線長，因此難以提高計(jì)數(shù)器的工作頻率?；贑PLD設(shè)計(jì)的頻率計(jì)，在傳統(tǒng)意義設(shè)計(jì)上實(shí)現(xiàn)了一些突破。大大的簡化了電路結(jié)構(gòu)，提高了電路穩(wěn)定性。頻率的測量在我們的生活中無處不在，無時不刻都在接觸。市場上的頻率計(jì)廠家可分為三類：中國大陸廠家，中國臺灣廠家，歐美國家，其中，歐美頻率計(jì)廠家所占有的市場份額最大。Pendulum Instruments公司常規(guī)頻率計(jì)型號主要有CNT9CNT90、CNT8CNT85。Agilent科技公司的常規(guī)頻率計(jì)信號主要有：53181A、53131A、53132A。而對于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常通用計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時域分析功能等等，或者包含電壓測量等其他功能。對一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實(shí)現(xiàn)盡可能復(fù)雜的控制功能，直接應(yīng)用單片機(jī)及其擴(kuò)展芯片就難以達(dá)到所期望的效果。CPLD是一種新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。其獨(dú)到之處體現(xiàn)在用軟件取代了硬件。(2) 對于電壓測試功能。所有信號包括基準(zhǔn)頻率信號、被測信號以及自校輸入信號均送入CPLD芯片中，經(jīng)運(yùn)算處理后，以十進(jìn)制的形式送到8位數(shù)碼管顯示電路顯示。1量化誤差的影響，而將系統(tǒng)頻率基準(zhǔn)或時間基準(zhǔn)的誤差暫時忽略不計(jì)，輸入通道的誤差也暫時忽略不計(jì)。10%。1量化誤差影響較大的頻段，是依據(jù)在不利條件下尋找有利因素的思路而產(chǎn)生的。從而可使在被測量信號的整個頻率范圍內(nèi)均滿足≤γ﹪的要求。1個數(shù)字誤差，使測量精度大為提高。而多周期同步等精度測量法不需要這一步，并能實(shí)現(xiàn)高的等精度頻率與周期的測量。半導(dǎo)體晶片由兩部分組成，一部分是P型半導(dǎo)體，在它里面空穴占主導(dǎo)地位，另一端是N型半導(dǎo)體，在這邊主要是電子。 它是一種通過控制半導(dǎo)體發(fā)光二極管的顯示方式，用來顯示文字、圖形、圖像、動畫、行情、視頻、錄像信號等各種信息的顯示屏幕。液晶顯示模塊具有體積小、功耗低、顯示內(nèi)容豐富、超薄輕巧等優(yōu)點(diǎn)，在袖珍式儀表和低功耗應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。鍵的閉合與否反映在行線輸出電壓上就是呈現(xiàn)高電平或者低電平。鍵盤的工作方式有3種，即編程掃描、定時掃描和中斷掃描。矩陣按鍵：在鍵盤中按鍵數(shù)量較多時，為了減少I/O口的占用，通常將按鍵排列成矩陣形式。在矩陣式鍵盤中，每條水平線和垂直線在交叉處不直接連通，而是通過一個按鍵加以連接。 控制核心的方案提出及比較 方案一：FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。較常用的有Altera、Xinlinx和Actel公司的FPGA。FPGA就可以實(shí)現(xiàn)硬件仿真以做成模型機(jī)。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價格比高等特點(diǎn)，已成為實(shí)現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和開發(fā)機(jī)電一體化和智能化測控產(chǎn)品的重要手段。 Optimization)，以得到易于實(shí)現(xiàn)的結(jié)果，因此，最終設(shè)計(jì)和原始設(shè)計(jì)之間在邏輯實(shí)現(xiàn)和時延方面具有一定的差異；FPGA一般采用查找表(LUT)結(jié)構(gòu), ANDOR結(jié)構(gòu)或多路選擇器結(jié)構(gòu)，這些結(jié)構(gòu)的優(yōu)點(diǎn)是可編程性，缺點(diǎn)是時延過大，造成原始設(shè)計(jì)中同步信號之間發(fā)生時序偏移。并且利用單片機(jī)設(shè)計(jì)的頻率計(jì)原理框圖簡單，所用元器件少，電路不易出錯，其程序存放在內(nèi)部存儲器上，不需要外部存儲器芯片，使用方面。計(jì)數(shù)結(jié)束后，通過單片機(jī)進(jìn)行計(jì)算得到測量結(jié)果。CPLD單獨(dú)完成，應(yīng)用VHDL硬件描述語言，利用CPLD內(nèi)部豐富的數(shù)據(jù)類型和層次化的結(jié)構(gòu)模型，對整個系統(tǒng)進(jìn)行邏輯設(shè)計(jì)并用計(jì)算機(jī)仿真，生成符合要求的、在電路結(jié)構(gòu)上可實(shí)現(xiàn)的數(shù)字邏輯，再下載到可編程邏輯器件中，即可完成設(shè)計(jì)任務(wù)。綜合上述的方案，進(jìn)行分析，在方案選擇上，考慮到經(jīng)濟(jì)、性能、精度、方案的優(yōu)勢等問題，本次設(shè)計(jì)選擇基于CPLD來設(shè)計(jì)頻率計(jì)最理想。此外，還要將被測信號輸入端以及電源開關(guān)、電源指示燈的布放位置表示出來。這樣劃分有利于設(shè)計(jì)工作的安排與分工，因?yàn)檫@三部分對應(yīng)于三種不同類型的電子設(shè)計(jì)方法，并需要有不同的設(shè)計(jì)工具來支持。而在發(fā)揮部分作用時又提出了要能測量小信號的要求。由于該系統(tǒng)全是數(shù)字電路，采用CPLD器件來實(shí)現(xiàn)這部分比較方便。對這部分指標(biāo)的主要考慮如下：①該CPLD由+5V電源供電，I/O口與TTL電平兼容，并有足夠數(shù)目的I/O口,用來與鍵盤LED顯示器相接口，以及作為控制信號的輸出口和被測信號的輸入口；②要有豐富的四則算術(shù)運(yùn)算和邏輯運(yùn)算指令，指令運(yùn)行速度要快；③片內(nèi)除RAM外還要有E178。 。每個LAB包含16個宏單元，多個LAB通過可編程連線陣列PIA和全局總線連接在一起。MAX7000S器件有6個全局輸出使能信號，由2個輸出使能信號、1組I/O引腳和1組I/O宏單元信號進(jìn)行同相或反相驅(qū)動。這樣還可使系統(tǒng)在推向市場后仍能對器件進(jìn)行重新編程，實(shí)現(xiàn)產(chǎn)品的升級等。3. 多電壓（I/O接口）MAX7000S器件支持多電壓I/O接口，可與不同電源電壓的單片機(jī)開發(fā)板系統(tǒng)相接。可由幾個器件進(jìn)行選擇控制。低電壓的擺率可以減小系統(tǒng)噪聲，但同時會產(chǎn)生4~5ns的附加延時；高電壓擺率能為高速系統(tǒng)提供高轉(zhuǎn)換速率，但它同時會給系統(tǒng)引入更大的噪聲。其輸入通道用了LM361高速比較器，測量部分由D觸發(fā)器和2選1的多路選擇器及與非門構(gòu)成。測量信號fX輸入經(jīng)過LM361高速比較器整形之后，變成了嚴(yán)格的方波信號，然后送入計(jì)數(shù)器進(jìn)行計(jì)數(shù)。當(dāng)預(yù)置門控信號為高電平時，經(jīng)整形后的被測信號的上升沿通過D觸發(fā)器（同步電路1）后，輸出Q端啟動兩計(jì)數(shù)器同時進(jìn)行計(jì)數(shù)，當(dāng)預(yù)置門控信號為低電平時，經(jīng)整形后的被測信號的一個上升沿使兩計(jì)數(shù)器同時停止計(jì)數(shù)。在測量過程中2選1的數(shù)據(jù)選擇器為0時輸入到B口，來進(jìn)行頻率周期的測量。R為清零端，即被測信號為0時強(qiáng)行清0。閘門A開，開始計(jì)被測信號的脈沖數(shù)。利用公式脈寬=NB/NA 求出脈寬。在本設(shè)計(jì)的系統(tǒng)中采用的是七段LED,這種顯示塊有陰極與共陽極兩種。 八位LED動態(tài)顯示器電路 本系統(tǒng)的LED的驅(qū)動電流由7片串級的串入并出的移位寄存器74LS164提供，基本可以保證LED的亮度，由工作于同步位移寄存器0模式的串行口輸出顯示數(shù)據(jù)，用一片74LS164作為顯示單位以及工作狀態(tài)的指示，數(shù)據(jù)與7位顯示串聯(lián)，即第8位顯示數(shù)據(jù)。 電源部分設(shè)計(jì)電路圖4 軟件電路的設(shè)計(jì) 主程序流程圖如圖41所示 初始化顯示一遍LED 掃描鍵盤有鍵按下？ N求取鍵值 Y鍵處理子程序圖41 主程序流程圖 中斷服務(wù)流程圖 定時器中斷服務(wù)流程圖中斷請求采用邊沿觸發(fā)來進(jìn)行中斷檢測，通過將信號送到特定的引線來檢測中斷。如此段時間中又有中斷請求，將造成中斷的設(shè)備判斷混亂，從而會造成中斷沖突、丟失，甚至使得設(shè)置無法正常工作。中斷嵌套: 一個CPU總會有若干中斷源，可以接受若干中斷源發(fā)出的中斷請求，但在同一瞬間，CPU只能響應(yīng)中斷源中的一個中斷請求，CPU為了避免在同一瞬間因響應(yīng)若干中斷源的請求而帶來的混亂，必須給每個中斷源的只能掛斷請求賦一個特定的中斷優(yōu)先級，以便CPU先響應(yīng)中斷優(yōu)先級高地中斷請求，然后再一次響應(yīng)中斷優(yōu)先級。COMPONENT CNT ISPORT (CLK,CLR：IN STD_LOGIC；Q：OUT STD_LOGIC_VECTOR(31 DOWNTO 0 ))。END COMPONENTC ONTRL2。SIGNAL INCLK: STD_LOGIC。BEGINOO = Q1(7 DOWNTO 0) WHEN SEL=000ELSE Ql( 15 DOWNTO 8) WHEN SEL=001 ELSEQl (23 DOWNTO 16)WHEN SEL=010 ELSEQl(31 DOWNTO 24) WHEN SEL=011 ELSEQ2 (7 DOWNTO 0 ) WHEN SE L = 100ELSEQ2 (15 DOWNTO 8) WHEN SEL = 101ELSEQ2 (23 DOWNTO 16) WHEN SEL=110ELSEQ2 (31 DOWNTO 24 ) WHEN SEL= 111 ELSE“00000000”FENPIN: PROCESS (FSTD)ISBEGINIF( FSTD39。END IF。CONTI: CNT PORT MAP(CLK=CLK1 ,CLR=CLRC,Q=Q1)。END ARCHITECTURE ART。所以我認(rèn)識到，在學(xué)習(xí)的過程中，不僅要擅于看懂書里面講的內(nèi)容，還要多向老師和同學(xué)請教，這樣能更好的學(xué)習(xí)到解決問題的方法。其次，電自102班的各位同學(xué)在學(xué)習(xí)上都給了我莫大的幫助，在此一并表