存儲器原理與接口 (2)-預(yù)覽頁
【正文】 地址空間的選擇 （ 接系統(tǒng)的 M/IO*信號 ） 和 高位地址的譯碼選擇 （ 與系統(tǒng)的高位地址線相關(guān)聯(lián) ） ? 對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機(jī)制 ， 起到降低功耗的作用 4. 存儲芯片的讀寫控制 ? 芯片 OE與系統(tǒng)的讀命令線相連 ? 當(dāng)芯片被選中 、 且讀命令有效時 ， 存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線 ? 芯片 WE與系統(tǒng)的寫命令線相連 ? 當(dāng)芯片被選中 、 且寫命令有效時 ， 允許總線數(shù)據(jù)寫入存儲芯片 存儲器子系統(tǒng)的設(shè)計一般遵循如下步驟： （ 1） 根據(jù)系統(tǒng)中實(shí)際存儲器容量 ， 確定存儲器芯片的個數(shù)； （ 2） 根據(jù)所選用存儲芯片的容量 ， 畫出 地址分配圖 或 列出地址分配表 ， 將地址信號分類為用于 片內(nèi)尋址的信號 和 用于片選的信號 ； 8086系統(tǒng)的存儲器接口設(shè)計 （ 3） 根據(jù)所擴(kuò)展的存儲子系統(tǒng)的數(shù)據(jù)寬度要求確定 A0和 BHE的連接方式； （ 4） 連接數(shù)據(jù)線和片內(nèi)尋址的地址線； （ 5） 匯合 M/IO、 A0、 BHE和用于片選的地址信號 ， 選用合適的譯碼器形成存儲芯片的片選信號； （ 6） 連接讀寫控制信號 。 8086CPU的片選信號線與 74LS138譯碼器的連接 A19 A18~A15 A14 A13 A12 M/IO 輸出 0 1 0 0 0 1 0 接 G2A 通過與門邏輯電路接 G1 接 74LS138的 C、 B、 A 通過非門接 G2B Y0 注： A0懸空 2 7 1 6 ( 1 ) 2 7 1 6 ( 2 )A0~ A1 0 D0~ D7C S O EA0~ A1 0 D0~ D7C S O EA1 1A1D7D0D1 5D8R D7 4 L S 1 3 8Y0 Y1 . . . . . . . . . . . . . . . . Y6 Y7C B A G1 G2 A G2 BA1 2 A1 3 A1 4A1 9A1 5～A1 8M / I O. . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . .RAM擴(kuò)展電路實(shí)例 用 全譯碼法 設(shè)計一個 8086CPU的 32K字的 RAM擴(kuò)展電路 。 62256 RAMCS OE WRA14 …A0D7 …D062256 RAMCS OE WRA14 …A0D7 …D0………………………………A15...A1D15...D8D7...D0RDWRAG2G1BG2BCA0Y1Y2Y7Y6Y5Y4Y3YA16M / IOA19G NDA18A17B HE A0使用8086CPU內(nèi)存擴(kuò)展連線 思考題 某 8086CPU系統(tǒng)中用 2片 ROM27256芯片、 2片 RAM62256 ，來對其內(nèi)存進(jìn)行擴(kuò)展，與 CPU的連接如圖所示，求 各 芯片的地址空間的范圍？ 三、微型機(jī)系統(tǒng)中存儲器的體系結(jié)構(gòu) 層次化的存儲器體系結(jié)構(gòu) 16位微機(jī)系統(tǒng)的內(nèi)存組織 1. 層次化的總體結(jié)構(gòu) 層次化 ：把各種 速度 不同、 容量 不同、 存儲技術(shù) 也可能不同的存儲設(shè)備分為幾層，通過硬件和管理軟件組成一個既有足夠大的空間又能保證滿足 CPU存取速度要求而且價格適中的整體，該存儲體有最好的性能價格比。 8. 用 全譯碼法 設(shè)計一個 8086CPU的 RAM擴(kuò)展電路，存儲容量為 16KB。 3． 8086在進(jìn)行存儲器寫操作時，引腳信號 M/IO* 和DT/R* 應(yīng)該是
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1